CS250956B1 - Connection of a memory unit for program-controlled machine tools - Google Patents
Connection of a memory unit for program-controlled machine tools Download PDFInfo
- Publication number
- CS250956B1 CS250956B1 CS851391A CS139185A CS250956B1 CS 250956 B1 CS250956 B1 CS 250956B1 CS 851391 A CS851391 A CS 851391A CS 139185 A CS139185 A CS 139185A CS 250956 B1 CS250956 B1 CS 250956B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- circuit
- program
- counter
- memory
- Prior art date
Links
Landscapes
- Storage Device Security (AREA)
Abstract
Řešení se týká zapojení pamětové jednotky pro programově řízené obráběcí stroje, jehož podstata spočívá v tom, že mechanické kolíčky jsou nahrazeny tlačítky a polovodičovou pamětí s tím, že se vzájemně spojí jednotlivé bloky uvedené na obr. Využiti se předpokládá zejména u programově řízených obráběcích strojů a manipulátorů.The solution concerns the connection of a memory unit for program-controlled machine tools, the essence of which is that mechanical pins are replaced by buttons and semiconductor memory, with the individual blocks shown in the figure being interconnected. It is expected to be used mainly in program-controlled machine tools and manipulators.
Description
Vynález se týká zapojení paměEové jednotky, vhodné pro programově řízené obráběcí stroje a manipulátory.”The invention relates to a memory unit connection suitable for software-controlled machine tools and manipulators.
V současné době se u mnoha programově řízených obráběcích strojů používá kolíčkové předvolby programu, které mají mnoho nevýhod, zvláště pracné mechanické provedení panelu, nákladné kolíčky, které se snadno ztrácejí. Při ovládáni dvou nezávislých skupin stroje např. dvou suportů se musí používat dvou samostatných programovacích kolíčkových polí.Currently, many program-controlled machine tools use pin program presets that have many drawbacks, particularly the laborious mechanical design of the panel, costly pins that are easily lost. When operating two independent machine groups, eg two slides, two separate programming pin fields must be used.
Mnohé z těchto nevýhod odstraňuje zapojení podle vynálezu, kde mechanické kolíčky jsou nahrazeny tlačítky a polovodičovou pamětí. Podstata zapojení spočívá v tom, že výstup zadávacích tlačítek dat sloupců prvního nebo druhého systému je spojen se vstupy pomocné paměti, jejiž výstupy jsou spojeny s datovými vstupy paměti programu a se vstupy obvodu indikace stavu pomocné paměti.Many of these disadvantages are overcome by the circuitry of the invention, wherein the mechanical pins are replaced by buttons and semiconductor memory. The essence of the circuit is that the output of the column key input data of the first or second system is connected to the auxiliary memory inputs, the outputs of which are connected to the program memory data inputs and the auxiliary memory status indication circuit inputs.
Tlačítko nulování pomocné paměti je připojeno na vstup nulovacího obvodu pomocné paměti, jehož výstup je spojen s nulovacím vstupem pomocné paměti a se čtvrtým vstupem obvodu centrální anulace. Výstupní tříbitové adresová sběrnice čísla sloupce z generátoru frekvencí je spojena s adresovými vstupy multiplexoru, dále s prvním až třetím vstupem adres paměti programu, dále se vstupy dekodéru adresy dat sloupců indikace a se vstupy dekodéru adresy dat sloupců prvního systému a se vstupy dekóderu adresy dat sloupců druhého systému.The auxiliary memory reset button is connected to the auxiliary memory reset circuit input, the output of which is coupled to the auxiliary memory reset input and to the fourth input of the central cancellation circuit. The output three-bit address bus of the column number from the frequency generator is coupled to the multiplexer address inputs, the first to third program memory address inputs, the column data address decoder inputs and the column system data address decoder inputs and the column data address decoder inputs second system.
První výstup z generátoru frekvenci je spojen s prvním vstupem přepínacího obvodu čtecích impulsů indikace a s hradlovacím vstupem dekodéru adresy dat sloupců prvního systému. Druhý výstup generátoru frekvencí je připojen na druhý vstup přepínacího obvodu čtecích impulsů indikace a na hradlovací vstup dekodéru adresy dat sloupců druhého systému.The first output from the frequency generator is coupled to the first input of the read pulse switching circuit of the indication and to the gate input of the column address data decoder of the first system. The second output of the frequency generator is connected to the second input of the indication pulse switching circuit of the indication and to the gate input of the column address data decoder of the second system.
Třetí výstup generátoru frekvencí je spojen s prvním vstupem obvodu výběru zápisu do paměti dat sloupců prvního systému nebo paměti dat sloupců druhého systému a dále se třetím vstupem obvodu centrální anulace. Čtvrtý výstup generátoru frekvenci je připojen na druhý vstup obvodu centrální anulace, dále na druhý vstup obvodu výběru zápisu do paměti dat sloupců prvního systému a paměti dat sloupců druhého systému, dále na desátý adresový vstup paměti programu a na řídicí vstup přepínacího obvodu stavu čítače programu prvního systému a čítače programu druhého systému.The third output of the frequency generator is coupled to the first input of the write selection circuit of the first system column data or the column data of the second system and further to the third input of the central cancellation circuit. The fourth output of the frequency generator is connected to the second input of the central cancellation circuit, to the second input of the write system memory of the first system column data and the column data of the second system, to the tenth address memory input of the program memory. system and program counters of the other system.
Vstup obvodu výběru zápisu do paměti dat sloupců prvního systému nebo do paměti dat sloupců druhého systému je spojen s hradlovacím vstupem multiplexeru, jehož další multiplexované vstupy jsou spojeny s tlačítky volby dat sloupců prvního nebo druhého systému.The input of the write selection circuit to the column data of the first system or the column data of the second system is connected to the gating input of the multiplexer, the other multiplexed inputs of which are connected to the column data select buttons of the first or second system.
Výstup multiplexeru je spojen s prvním vstupem obvodu blokování zápisu do paměti programu. Druhý vstup obvodu blokování zápisu do paměti programu je spojen s prvním výstupem obvodu centrální anulace a výstup obvodu blokování zápisu do paměti programu je spojen se zapisovacím vstupem paměti programu. Výstupní čtyřbitová sběrnice paměti programu je připojena na vstupy paměti dat sloupců indikace a dále na vstupy obvodu blokování datové sběrnice. Výstupy obvodu blokování datové sběrnice jsou spojeny se vstupy paměti dat sloupců prvního systému a paměti dat sloupců druhého systému. Výstupy paměti dat sloupců prvního systému a paměti dat sloupců druhého systému jsou spojeny se vstupy spínače prvního systému a spínače druhého systému.The multiplexer output is coupled to the first input of the write lock circuit of the program memory. The second program lock write circuit input is coupled to the first output of the central cancellation circuit, and the program write write lock circuit output is coupled to the program memory write input. The output four-bit bus of the program memory is connected to the memory column data inputs of the indication column and to the inputs of the data blocking circuit. The outputs of the data blocking circuit are coupled to the column data of the first system data column and the column data of the second system. The outputs of the first system column data memory and the second system column data memory are connected to the inputs of the first system switch and the second system switch.
Výstup přepínacího obvodu čtecích impulsů indikace je spojen s hradlovacím vstupem dekodéru adresy sloupců indikace a výstupy tohoto dekodéru jsou spojeny se zápisovými vstupy paměti dat sloupců indikace. Výstupy této paměti jsou spojeny se svítivými diodami sloupců zobrazovacího pole. Výstupy dekodéru adresy dat sloupců prvního systému jsou připojeny na zápisové vstupy paměti dat sloupců prvního systému.The output of the indication read pulse switching circuit is coupled to the gate input of the indication column of the indication column, and the outputs of this decoder are coupled to the write inputs of the indication column memory. The outputs of this memory are connected to the LEDs of the display field columns. The first system column address data decoder outputs are connected to the first system column data memory write inputs.
Výstupy dekodéru adresy dat sloupců druhého systému jsou připojeny na zápisové vstupy paměti dat sloupců druhého systému. Tlačítko centrální anulace je spojeno s prvním vstupem obvodu centrální anulace, jehož druhý výstup je spojen se třetím vstupem obvodu inkrementování stavu čítače programu prvního systému nebo čítače programu druhého systému. Vstup čítače programu prvního systému je spojen s prvním výstupem obvodu inkrementování stavu čítače programu prvního systému nebo čítače programu druhého systému, vstup čítače programu druhého systému je spojen s druhým výstupem obvodu inkrementováni stavu čítače programu prvního systému nebo čítače programu druhého systému.The outputs of the column system data address decoder outputs of the second system are connected to the write inputs of the column system data storage of the second system. The central cancellation button is coupled to the first input of the central cancellation circuit, the second output of which is coupled to the third input of the program increment circuit of the first system or the program counter of the second system. The first system program counter input is coupled to the first system counter increment circuit output of the first system or the second system program counter, the second system program counter input is coupled to the second system counter state increment of the first system or program counter of the second system.
Nulovací vstup čítače programu prvního systému je spojen s prvním výstupem obvodu nulování čítače programu prvního systému nebo čítače programu druhého systému. Nulovací vstup Čítače programu druhého systému je spojen s druhým výstupem obvodu nulování čítače programu prvního systému nebo čítače programu druhého systému. Tlačítka volby ovládání prvního nebo druhého systému jsou připojena na vstup obvodu ovládání prvního nebo druhého systému, jehož výstup je spojen s ovládacím vstupem přepínacího obvodu čtecích impulsů indikace, dále s druhým vstupem obvodu inkrementování stavu čítače programu prvního systému nebo čítače programu druhého systému a druhým vstupem obvodu nulování čítače programu prvního systému nebo čítače programu druhého systému a dále se třetím vstupem obvodu výběru zápisu do paměti dat sloupců prvního systému nebo do paměti dat sloupců druhého systému.The zero input of the first system program counter is coupled to the first output of the first system program counter or the second system program counter. The second system program counter reset input is coupled to the second system counter reset output of the first system or the second system program counter. The first or second system control selection buttons are coupled to the first or second system control circuit input, the output of which is coupled to the indication read pulse switching circuit input, the second system counter state increment of the second system program counter, and the second input a program reset circuit of the first system or program counter of the second system and with a third input of the write selection circuit to the column data of the first system or the column data of the second system.
Tlačítko nulování čítače programu prvního systému nebo čítače programu druhého systému je spojeno s prvním vstupem obvodu nulování čítače programu prvního systému nebo čítače programu druhého systému.The first system program counter or second system program counter reset button is coupled to the first input of the first system program counter or second system program counter reset input.
Tlačítko inkrementováni stavu čítače programu prvního systému nebo čítače programu druhého systému je spojeno s prvním vstupem obvodu inkrementování stavu čítače programu prvního systému nebo čítače programu druhého systému. Čtvrtý vstup obvodu inkrementováni stavu čítače programu prvního systému nebo čítače programu druhého systému je spojen s výstupem obvodu externího inkrementováni čítače programu prvního systému nebo čítače programu druhého systému.The first system program counter increment or second system program counter increment button is coupled to the first input of the first system program counter increment or second system program counter increment. The fourth input of the program system increment state circuit of the first system or the program counter of the second system is coupled to the output of the external increment circuit of the program counter of the first system or the program counter of the second system.
Výstupy čítače programu prvního systému jsou spojeny jednak s prvními vstupy přepínacího obvodu stavu čítače programu prvního systému a čítače programu druhého systému, jednak se vstupy obvodu indikace stavu čítače programu prvního systému, jednak se vstupy obvodu indikace nulového stavu čítače programu prvního systému.The program outputs of the first system program counter are connected to the first inputs of the program switch status circuit of the first system and the program counter of the second system, and to the inputs of the program status indication circuit of the first system.
Výstupy čítače programu druhého systému jsou spojeny s druhými vstupy přepínacího obvodu stavu čítače programu prvního systému a čítače programu druhého systému, dále se vstupy obvodu indikace stavu čítače programu druhého systému a se vstupy obvodu indikace nulového stavu čítače programu druhého systému. Výstupy přepínacího obvodu stavu čítače programu prvního systému a čítače programu druhého systému jsou připojeny na čtvrtý až devátý adresový vstup paměti programu.The second system program counter outputs are coupled to the second system counter state switch inputs of the first system and the second system program counters, the program system counter state indication inputs of the second system, and the second system program counter zero circuit inputs. The outputs of the program timer of the first system program counter and the program counters of the second system are connected to the fourth to ninth address inputs of the program memory.
Výstup obvodu indikace nulového stavu čítače programu druhého systému je spojen s pátým vstupem obvodu centrální anulace. Výstup obvodu externího blokování zápisu do paměti programu a datové sběrnice je spojen se třetím vstupem obvodu blokování zápisu do paměti programu a se vstupem obvodu blokování datové sběrnice.The counter output of the second system program counter is connected to the fifth input of the central cancellation circuit. The output of the external write lock circuit of the program memory and data bus is coupled to the third input of the write lock circuit of the program memory and the input of the data lock block circuit.
yýhodou zapojení paměťové jednotky podle vynálezu je náhrada mechanických programovacích kolíčků programovacími tlačítky a dále možnost programování dvou provozně nezávislých systémů z jednoho společného panelu.The advantage of the connection of the memory unit according to the invention is the replacement of the mechanical programming pins with programming buttons and the possibility of programming two operationally independent systems from one common panel.
Příklad zapojení podle vynálezu je na připojeném výkresu, znázorňujícím blokové schéma zapojení následujících prvků: paměti programu, pomocné paměti, obvodu indikace stavu pomocné paměti, nulovacího obvodu pomocné paměti, tlačítka nulování pomocné paměti, zadávacího tlačítka dat sloupců 1, nebo 2. systému, generátoru frekvenci, obvodu výběru zápisu do paměti dat sloupců 1,nebo 2, systému, multiplexeru, obvodu blokování zápisu do paměti programu, tlačítek volby dat sloupců 1, nebo 2.systému, zobrazovacího pole z LED diod, paměti dat sloupců indikace, dekodéru adresy dat sloupců indikace, přepínacího obvodu čtecích impulsů indikace, obvodu blokování datové sběrnice, dekodéru adresy dat sloupců 1. systému, paměti dat sloupců 1.systému, spínače 1. systému, dekodéru adresy dat sloupců 2, systému, paměti dat sloupců 2. systému, spínače 2. systému, čítače programu 1. systému, obvodu indikace stavu čítače programu 1. systému, obvodu indikace nulového stavu čítače programu 1. systému, přepínacího obvodu stavu čítačů programu 1. a 2. systému, čítače programu 2. systému, obvodu indikace stavu čítače programu 2. systému, obvodu indikace nulového stavu čítače programu 2. systému, obvodu nulování čítačů programu 1. nebo 2. systému, tlačítka nulování čítačů programu 1. nebo 2. systému, obvodu inkrementování stavu čítačů programu 1. nebo 2. systému, tlačítka inkrementováni stavu čítačů programu 1. nebo 2. systému, tlačítek volby ovládání 1. nebo 2. systému, obvodu ovládání 1. nebo 2. systému, tlačítka centrální anulace, obvodu centrální anulace, obvodu externího inkrementování čítačů 1. nebo 2. systému, obvodu externího blokování zápisu do paměti programu a datové sběrnice.An example of a wiring according to the invention is in the attached drawing, showing a block diagram of the following elements: program memory, auxiliary memory, auxiliary memory status indicator circuit, auxiliary memory reset circuit, auxiliary memory reset button, column 1 or 2 system data input button frequency, column 1 or 2 data memory record system, system, multiplexer, program memory write lock circuit, column 1 or 2 system data select buttons, LED display field, data column memory, data address decoder indication columns, read pulse switching circuit, data blocking circuit, system 1 column data address decoder, system 1 column data memory, system 1 switches, column 2 data system address, system 2 column data memory, switches 2nd system, program counters of the 1st system, the counter status indication circuit System 1 program counter, system 1 counter counter indication circuit, system counter 1 and 2 system counter counters, program system 2 counter counters, program system 2 counter counter indication circuit, program counter 2 counter system, 1st or 2nd system program counter reset circuit, 1st or 2nd system program counter reset buttons, 1st or 2nd system program counter increment circuit, 1st or 2nd system program counter increment buttons, buttons 1st or 2nd system control options, 1st or 2nd system control circuit, central annulment buttons, central annulment circuit, external increment circuit of 1st or 2nd system counters, external write blocking program and data bus.
Výstup zadávacích tlačítek 8 dat sloupců prvního nebo druhého systému je spojen se vstupy pomocné paměti 2, jejíž výstupy jsou spojeny s datovými vstupy paměti 1 programu a se vstupy obvodu 2 indikace stavu pomocné paměti 2·Tlačítko 4 nulováni pomocné paměti 2 j® připojeno na vstup nulovaoího obvodu 2 pomocné paměti 2> jehož výstup je spojen s nulovacím vstupem pomocné paměti 2 a dále se čtvrtým vstupem obvodu 37 centrální anulace.The input keys 8 of the column data of the first or second system are output to the auxiliary memory 2 inputs whose outputs are connected to the program memory 1 and the auxiliary memory 2 status inputs 2 · Auxiliary memory reset button 4 is connected to input the output of the auxiliary memory 2, the output of which is connected to the reset input of the auxiliary memory 2 and to the fourth input of the central cancellation circuit 37.
Výstupní tříbitová adresová sběrnice čisla sloupce z generátoru 7_ frekvenci je spojena s adresovými vstupy multiplexeru 9, s prvním až třetím vstupem adres paměti 1 2 programu, se vstupy dekódéru 14 adresy dat sloupců indikace a se vstupy dekodéru 17 adresy dat sloupců prvního systému, dále se vstupy dekodéru 20 adresy dat sloupců druhého systému.The output three-bit address bus of the column number from the frequency generator 7 is coupled to the address inputs of the multiplexer 9, the first to third program memory address inputs 12, the data column address decoder inputs 14 and the column data address decoder 17 of the first system. inputs of the decoder 20 address of the column data of the second system.
První výstup z generátoru J frekvencí je spojen s prvním vstupem přepínacího obvodu 15 čtecích impulsů indikace a s hradlovaclm vstupem dekodéru 17 adresy dat sloupců prvního systému. Druhý výstup generátoru T_ frekvencí je připojen na druhý vstup přepínacího obvodu 15 čtecích impulsů indikace a dále na hradlovací vstup dekodéru 20 adresy dat sloupců druhého systému. Třetí výstup generátoru T_ frekvencí je spojen s prvním vstupem obvodu 8 výběru zápisu do paměti 18 dat sloupců prvního systému nebo paměti 21 dat sloupců druhého systému a dále se třetím vstupem obvodu 37 centrální anulace.The first output from the frequency generator J is coupled to the first input of the indication read pulse switching circuit 15 and to the gate input of the column address data decoder 17 of the first system. The second output of the frequency generator T is connected to the second input of the indication read pulse switching circuit 15 and further to the gate input of the column address data decoder 20 of the second system. The third output of the frequency generator T is coupled to the first input of the write selection circuit 8 of the first system column data 18 or the column data of the second system 21, and to the third input of the central cancellation circuit 37.
Čtvrtý výstup generátoru 2 frekvencí je připojen na druhý vstup obvodu 37 centrální anulace, dále na druhý vstup obvodu 2 výběru zápisu do paftiěti 18 dat sloupců prvního systému a paměti 21 dat sloupců druhého systému, dále na desátý adresový vstup paměti 2 programu a na řídicí vstup přepínacího obvodu 26 stavu čítače 23 programu prvního systému a čítače 27 programu druhého systému.The fourth output of the frequency generator 2 is connected to the second input of the central cancellation circuit 37, to the second input of the write selection circuit 2 to the first 18 column system data and the second system column data 21, to the tenth address input of the program memory 2 and to the control input the switching state circuit 26 of the first system program counter 23 and the second system program counter 27.
Vstup obvodu 2 výběru zápisu do paměti 18 dat sloupců prvního systému nebo do paměti 21 dat sloupců druhého systému je spojen s hradlovacím výstupem multiplexeru 9, jehož další multiplexované vstupy jsou spojeny s tlačítky 11 volby dat sloupců prvního nebo druhého systému.The input of the write selection circuit 2 to the column system data 18 of the first system or to the column system data 21 of the second system is connected to the gating output of the multiplexer 9, the other multiplexed inputs of which are connected to the column data select buttons 11 of the first or second system.
Výstup multiplexeru 9 je spojen s prvním vstupem obvodu 10 blokováni zápisu do paměti 2 programu. Druhý vstup obvodu 10 blokování zápisu do paměti 2 programu je spojen s prvním výstupem obvodu 37 centrální anulace. Výstup obvodu 10 blokováni zápisu do paměti 2 programu je spojen se zapisovacím vstupem paměti 2 programu. Výstupní čtyřbitová sběrnice paměti 2 programu je připojena na vstupy paměti 13 dat sloupců indikace a na vstupy obvodu 16 blokováni datové sběrnice. Výstupy obvodu 16 blokování datové sběrnice jsou spojeny se vstupy paměti 18 dat sloupců prvního systému a paměti 21 dat sloupců druhého systému. Výstupy paměti 18 dat sloupců prvního systému a paměti 21 dat sloupců druhého systému jsou spojeny se vstupy spínače 19 prvního systému a spínače 22 druhého systému.The output of the multiplexer 9 is coupled to the first input of the write lock circuit 10 of the program memory. The second input of the write lock circuit 10 of the program memory 2 is coupled to the first output of the central cancellation circuit 37. The output of the write-protect circuit 10 of the program memory 2 is coupled to the write-in input of the program memory 2. The output four-bit bus of program memory 2 is connected to the memory column data inputs 13 and the data blocking circuit 16 inputs. The outputs of the data blocking circuit 16 are coupled to the inputs of the column data system 18 of the first system and the column data system 21 of the second system. The outputs of the first system column data memory 18 and the second system column data memory 21 are coupled to the inputs of the first system switch 19 and the second system switch 22.
Výstup přepínacího obvodu 15 čtecích impulsů indikace je spojen s hradlovacím vstupem dekodéru 14 adresy sloupců indikace a výstupy tohoto dekodéru 14 jsou spojeny se zápisovými vstupy paměti 13 dat sloupců indikace. Výstupy této paměti 13 jsou spojeny se svítivými diodami sloupců zobrazovacího pole 12.The output of the indication read pulse switching circuit 15 is coupled to the gating input of the indication column address decoder 14, and the outputs of this decoder 14 are coupled to the write inputs of the indication column memory 13. The outputs of this memory 13 are connected to the LEDs of the columns of the display field 12.
Výstupy dekodéru 17 adresy dat sloupců prvního systému jsou připojeny na zápisové vstupy paměti 18 dat sloupců prvního systému. Výstupy dekodéru 20 adresy dat sloupců druhého systému jsou připojeny na zápisové vstupy paměti 21 dat sloupců druhého systému. Tlačítko 36 centrální anulace je spojeno s prvním vstupem obvodu 37 centrální anulace, jehož druhý výstup je spojen se třetím vstupem obvodu 32 inkrementování stavu čítače 23 programu prvního systému nebo čítače 27 programu druhého systému.The outputs of the column system data address decoder 17 of the first system are coupled to the write inputs of the column system data memory 18 of the first system. The outputs of the column system data address decoder 20 of the second system are connected to the write inputs of the column system data memory 21 of the second system. The central cancellation button 36 is coupled to the first input of the central cancellation circuit 37, the second output of which is coupled to the third input of the circuit 32 incrementing the state of the first system program counter 23 or the second system program counter 27.
Vstup čítače 23 programu prvního systému je spojen s prvním výstupem obvodu 32 inkrementování stavu čítače 23 programu prvního systému nebo čítače 27 programu druhého systému. Vstup čítače 27 programu druhého systému je spojen s druhým výstupem obvodu 32 inkrementováni stavu čítače 23 programu prvního systému nebo čítače 27 programu druhého systému.The input of the program system counter 23 of the first system is connected to the first output of the circuit 32 of the incrementing state of the program system counter 23 or the program system counter 27 of the second system. The input of the second system program counter 27 is coupled to the second output of the increment status circuit of the first system program counter 23 or the second system program counter 27.
Nulovací vstup čítače 23 programu prvního systému je spojen s prvním výstupem obvodu 30 nulování čítače 23 programu prvního systému nebo čítače 27 programu druhého systému. Nulovací vstup čítače 27 programu druhého systému je spojen s druhým výstupem obvodu 30 nulování čítače 23 programu prvního systému nebo čítače 27 programu druhého systému. Tlačítka 34 volby ovládání prvního nebo druhého systému jsou připojena na vstup obvodu 35 ovládání prvního nebo druhého systému, jehož výstup je spojen s ovládacím vstupem přepínacího obvodu 15 čtecích impulsů indikace, dále s druhým vstupem obvodu 32 inkrementování stavu čítače 23 programu prvního systému nebo čítače 27 programu druhého systému a druhým vstupem obvodu 30 nulování čítače 23 programu prvního systému nebo čítače 27 programu druhého systému a dále se třetím vstupem obvodu £ výběru zápisu do paměti 18 dat sloupců prvního systému nebo do paměti 21 dat sloupců druhého systému.The resetting input of the first system program counter 23 is coupled to the first output of the reset system 30 of the first system program counter 23 or the second system program counter 27. The reset input of the second system program counter 27 is coupled to the second output of the reset system circuit 30 of the first system program or the second system program counter 27. The first or second system control selection buttons 34 are coupled to the input of the first or second system control circuit 35, the output of which is coupled to the control input of the indication pulse switching circuit 15, and the second circuit input 32 to increment the state of the first system or program counter the second system program counter or the second system program reset counter 23 or the second system program counter 27, and further with the third input of the write selection circuit 8 to the column system data 18 of the first system or to the column system data 21 of the second system.
Tlačítko 31 nulování čítače 23 programu prvního systému nebo čítače 27 programu druhého systému je spojeno s prvním vstupem obvodu 30 nulování, čítače 23 programu prvního systému nebo čítače 27 programu druhého systému.The reset button 31 of the first system program counter 23 or the second system program counter 27 is coupled to the first input of the reset system 30, the first system program counter 23 or the second system program counter 27.
Tlačítko 33 inkrementováni stavu čítače 23 programu prvního systému nebo čítače 27 programu druhého systému je spojeno s prvním vstupem obvodu 32 inkrementování stavu čítače programu 23 prvního systému nebo čítače 27 programu druhého systému. Čtvrtý vstup téhož obvodu 32 je spojen s výstupem obvodu 38 externího inkrementování čítače 23 programu prvního systému nebo čítače 27 programu druhého systému.The first system program increment 23 or second system program counter increment button 33 is coupled to the first input of the first system counter 23 or the second system program counter increment circuit 32. A fourth input of the same circuit 32 is coupled to the output of the external increment circuit 38 of the first system program counter 23 or the second system program counter 27.
Výstupy čítače 23 programu prvního systému jsou spojeny jednak s prvními vstupy přepínacího obvodu 26 stavu čítače 23 programu prvního systému a čítače 27 programu druhého systému, jednak se vstupy obvodu 24 indikace stavu čítače 23 programu prvního systému, jednak se vstupy obvodu 25 indikace nulového stavu čítače 23 programu prvního systému.The outputs of the first system program counter 23 are connected to the first inputs of the first system status switcher 26 of the first system program counter and the second system program counter 27, to the inputs of the first system counter status indicator 23 of the first system. 23 of the first system program.
Výstupy čítače 27 programu druhého systému jsou spojeny s druhými vstupy přepínacího obvodu 26 stavu čítače 23 programu prvního systému a čítače 27 programu druhého systému, dále se vstupy obvodu 28 indikace stavu čítače 27 programu druhého systému a se vstupy obvodu 29 indikace nulového stavu čítače 27 programu druhého systému. Výstupy přepínacího obvodu 26 stavu čítače 23 programu prvního systému a čítače 27 programu druhého systému jsou připojeny na Čtvrtý až devátý adresový vstup paměti £ programu.The outputs of the second system program counter 27 are coupled to the second inputs of the first system program counter 23 of the first system and the second system program counter 27, the inputs of the second system program counter 27 indicating the inputs, and the program counter of the program counter 27 second system. The outputs of the switching state circuit 26 of the program system counter 23 of the first system and the program counters 27 of the second system are connected to the fourth to ninth address inputs of the program memory 6.
IAND
Výstup obvodu 29 indikace nulového stavu čítače 27 programu druhého systému je spojen s pátým vstupem obvodu 37 centrální anulace. Výstup obvodu 39 externího blokování zápisu do paměti j. programu a datové sběrnice je spojen se třetím vstupem obvodu 10 blokování zápisu do paměti 2 programu a dále se vstupem obvodu 16 blokováni datové sběrnice.The output of the counter indication circuit 29 of the second system program counter 27 is coupled to the fifth input of the central cancellation circuit 37. The output of the external write lock circuit 39 of the program and data bus is coupled to the third input of the write lock circuit 10 of the program memory 2, and further to the input of the data lock block circuit 16.
Zapojení má tuto funkci:The connection has the following function:
Stisknutím zadávacího tlačítka 6 dat sloupců prvního nebo druhého systému se nahraje požadovaný stav do pomocné paměti 2, jejíž stav je indikován obvodem 2 indikace stavu pomocné paměti 2. Tlačítkem 5 nulování pomocné paměti 2_ se pomocná pamět 2 nuluje. Stisknutím některého z tlačítek 11 volby dat sloupců prvního nebo druhého systému se přepíše obsah pomocné paměti 2 do příslušného místa paměti 2 programu a je zpětně indikován v příslušném sloupci na zobrazovacím poli 12, tvořeným svítivými diodami.By pressing the column data entry button 6 of the first or second system, the desired state is loaded into the auxiliary memory 2, the state of which is indicated by the auxiliary memory 2 status indication circuit 2. The auxiliary memory 2 resetting button 5 resets the auxiliary memory 2. By pressing one of the column data selection buttons 11 of the first or second system, the contents of the auxiliary memory 2 are overwritten in the respective memory location 2 of the program and are indicated back in the corresponding column on the display field 12 formed by LEDs.
V paměti 2 programu jsou uložena data dvou nezávislých systémů prvního systému A a druhého systému B, jejichž zobrazení nebo zápis do nich se volí tlačítky 34 volby ovládání prvního nebo druhého systému.The program memory 2 stores the data of two independent systems of the first system A and the second system B, the display or writing of which is selected by the control buttons 34 of the first or second system.
Číslo bloku programu se zobrazuje na obvodech 24 indikace stavu čítače prvního systému a 28 indikace stavu čítače programu druhého systému. Čítač 23 programu prvního systému a čítač 27 programu druhého systému se nulují tlačítkem 21. inkrementují tlačítkem 33 nebo z externího zařízení přes obvod 38 externího inkrementováni čítačů prvního nebo druhého systému.The program block number is displayed on the first system counter status indicator circuits 24 and the second system program counter status indication circuits. The first system program counter 23 and the second system program counter 27 are reset by pushbutton 21. Increment by pushbutton 33 or from an external device through the external increment circuit 38 of the first or second system counters.
Postupným stisknutím tlačítka 2 nulování pomocné paměti 2 a tlačítka 36 centrální anulace se vymažou všechna data v daném bloku, jejich současným stisknutím se provede anulace celé paměti 2 programu. Pamět 2 programu je tvořena paměti typu RAM o kapacitě např. 4x1 kbit. Nejnižší tři bity adresy A, 0, 1, 2 jsou spojeny s generátorem 2 frekvencí a určují číslo sloupce, jehož čtyřbitový obsah je čten na výstupu.Pressing the auxiliary memory reset button 2 and the central cancellation button 36 sequentially clears all data in the block, pressing them simultaneously deletes the entire program memory 2. Program memory 2 consists of RAM memory with a capacity of eg 4x1 kbit. The lowest three bits of address A, 0, 1, 2 are coupled to the frequency generator 2 and determine the number of the column whose four-bit content is read at the output.
Toto čteni se neustále opakuje. Celý obsah paměti 2 programu je rozdělen na dvě poloviny, určované stavem nejvyššího adresového bitu A 9 /signál A/B/. V jednom časovém taktu jsou postupně na výstupní sběrnici přiváděny obsahy sloupců systému A ve druhém systému B.This reading is constantly repeated. The entire contents of program memory 2 are divided into two halves, determined by the state of the highest address bit A 9 (signal A / B). In one time cycle, the contents of the system A columns in the other system B are gradually fed to the output bus.
Výstupní stavy čítačů 23 programu prvního systému a 27 programu druhého systému se střídavě signálem A/B připojují na adresové vstupy A 3 až 8 paměti 2 programu. Z generátoru 7 frekvence vycházejí dále čtecí signály čti A, čti B, které určují platnost dat na sběrnici a přes dekodér 17 adresy dat sloupců prvního systému resp. dekodér 20 adresy dat sloupců druhého systému generují zápisové impulsy, které zapisují okamžitý stav sběrnice dat do příslušných pamětí 18 dat sloupců prvního systému resp. 21 dat sloupců druhého systému.The output states of program counters 23 of the first system and 27 of the programs of the second system are alternately coupled to the address inputs A 3 to 8 of program memory 2 by means of an A / B signal. Further, from the frequency generator 7, read signals A, B and B determine the validity of the data on the bus and via the decoder 17 the data addresses of the columns of the first system and of the data, respectively. The column address data decoder 20 of the second system generates write pulses that write the current state of the data bus to the respective column data memories 18 of the first system respectively. 21 column system data of the second system.
Výstupy těchto pamětí ovládají spínače 19 prvního systému a 22 druhého systému.The outputs of these memories control the switches 19 of the first system and 22 of the second system.
Každé svíticí diodě na zobrazovacím poli 12 odpovídá příslušný sepnutý spínač. Datovou sběrnici lze blokovat obvodem 16 blokování datové sběrnice z obvodu 39 interního blokování zápisu do paměti 2 programu a datové sběrnice. V tomto případě lze libovolně zapisovat do paměti 2 programu a zobrazovat stav paměti 2 programu na zobrazovacím poli 12, přičemž spínače 19 prvního systému a 22 druhého systému zůstanou rozpojené. Na třetím výstupu generátoru 7 frekvencí je signál zápisu piš.Each LED on the display field 12 corresponds to a respective closed switch. The data bus can be blocked by the data blocking circuit 16 from the internal write blocking circuit 39 of the program and data bus. In this case, the program memory 2 can be arbitrarily written and the status of the program memory 2 can be displayed on the display field 12, while the switches 19 of the first system and 22 of the second system remain open. At the third output of the frequency generator 7, a write signal is written.
Zápisový signál přes obvod 2 výběru zápisu do paměti dat sloupců prvního nebo druhého systému přichází na hradlovací vstup multiplexeru 9, jehož výstupu se objeví pouze v okamžiku určeném stisknutím některého z tlačítek 11 volby dat sloupců prvního nebo druhého systému. Tím se přes obvod 10 blokování zápisu do paměti 2 programu provede přepis dat z pomocné paměti 2 do příslušného sloupce paměti 2 programu. Při stisknutí tlačítka 36 centrální anulace projdou zápisové impulsy piš přes obvod 37 centrální anulace a obvod 10 blokování zápisu do paměti 2 programu na zápisový vstup R/W paměti 2 programu ve všech okamžicích trvání výběru sloupců a přepíší do příslušné části paměti 2 programu nulový stav pomocné paměti 2·The write signal through the write data selection circuit 2 of the column data of the first or second system arrives at the gating input of the multiplexer 9, the output of which occurs only at the time determined by pressing one of the column data select buttons 11 of the first or second system. As a result, data is written from the auxiliary memory 2 to the corresponding column of the program memory 2 via the write block 10 of the program memory. When the central cancellation button 36 is pressed, the write pulses pass through the central cancellation circuit 37 and the write block 2 of the program memory 2 to the program input R / W of the program memory 2 at all times during the column selection duration. Memory 2 ·
Při současném stisknutí tlačítek 2 nulování pomocné paměti 2 a 36 centrální anulace nastane obdobný děj jako při anulaci jednoho bloku, ale jsou navíc po jeho anulaci inkrementovány stavy čítačů 23 programu prvního systému a 27 programu druhého systému přes obvod 32 inkrementováni stavu čítačů programu prvního nebo druhého systému. Tak dochází k postupné anulaci všech bloků programu.Pressing buttons 2 of resetting auxiliary memory 2 and 36 of the central annulment simultaneously causes a similar process to that of block one, but in addition, after the annulment, the counter states 23 of the first system program and 27 of the second system are incremented system. In this way, all program blocks are gradually deleted.
Anulace je ukončena, projde-li čítač 27 programu druhého systému 2x nulovým stavem indikovaným obvodem 29 indikace nulového stavu čítače programu druhého systému.The cancellation is completed when the second system program counter 27 passes the zero state indicated by the second system program counter zero indication circuit 2 times.
Využití přichází v úvahu zejména pro programově řízené obráběcí stroje a manipulátory.The application is suitable especially for program controlled machine tools and manipulators.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS851391A CS250956B1 (en) | 1985-02-27 | 1985-02-27 | Connection of a memory unit for program-controlled machine tools |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS851391A CS250956B1 (en) | 1985-02-27 | 1985-02-27 | Connection of a memory unit for program-controlled machine tools |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS139185A1 CS139185A1 (en) | 1985-09-17 |
| CS250956B1 true CS250956B1 (en) | 1987-05-14 |
Family
ID=5348163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS851391A CS250956B1 (en) | 1985-02-27 | 1985-02-27 | Connection of a memory unit for program-controlled machine tools |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS250956B1 (en) |
-
1985
- 1985-02-27 CS CS851391A patent/CS250956B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS139185A1 (en) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0426283B1 (en) | Programmable logic device with multi-function input pin | |
| US4331956A (en) | Control means for a solid state crossbar switch | |
| JPH03130983A (en) | Pipeline serial memory and its pipeline method | |
| US3518632A (en) | Data processing system utilizing stored instruction program | |
| EP0479235B1 (en) | Vector processing device comprising a reduced amount of hardware | |
| US3278904A (en) | High speed serial arithmetic unit | |
| US3432812A (en) | Memory system | |
| CS250956B1 (en) | Connection of a memory unit for program-controlled machine tools | |
| GB2138188A (en) | Soft programmable logic array | |
| US6629215B2 (en) | Multiple port memory apparatus | |
| US5572198A (en) | Method and apparatus for routing in reduced switch matrices to provide one hundred percent coverage | |
| US6108803A (en) | Memory cell circuit for executing specific tests on memory cells that have been designated by address data | |
| US3815096A (en) | Stacking store having overflow indication for the transmission of data in the chronological order of their appearance | |
| US3641330A (en) | Microprogrammed digital computer providing various operations by word circulation | |
| US5270981A (en) | Field memory device functioning as a variable stage shift register with gated feedback from its output to its input | |
| SU1638793A1 (en) | Multichannel programmable pulse generator | |
| KR0141712B1 (en) | Memory device test circuit | |
| SU1709249A1 (en) | Multichannel switch | |
| GB851418A (en) | Improvements relating to digital computers | |
| SU1513440A1 (en) | Tunable logic device | |
| US3482216A (en) | Data obliterating circuit of data processing system | |
| SU1472909A1 (en) | Dynamic addressing memory | |
| SU1026163A1 (en) | Information writing/readout control device | |
| SU1164688A1 (en) | Parallel information exchange device | |
| JPH02267641A (en) | Data measuring device |