CS251046B1

CS251046B1 - The n-channel collection, filtering and A / D conversion of analog data

Info

Publication number: CS251046B1
Application number: CS793785A
Authority: CS
Inventors: Jan Krtek; Petr Popov; Josef Cibulka; Richard Jelinek; Josef Kvasnicka; Jiri Prepsl; Karel Buchar
Original assignee: Jan Krtek; Petr Popov; Josef Cibulka; Richard Jelinek; Josef Kvasnicka; Jiri Prepsl; Karel Buchar
Priority date: 1985-11-05
Filing date: 1985-11-05
Publication date: 1987-06-11

Abstract

Řešeni ee týká modulu n-kanálového sběru, filtrace a A/D převodu analogovýcn dat, zejména pro systémy automatického řízeni technologických procesů a objektů, který má vysokou projekční flexibilitu s možnosti připojeni různých typů čidel bez potřeby normalizačních aktivních nebo pasivních mezičlánků a s možnosti snadno tvořit variabilní projekční konfigurace Jednotlivých kanálu a individuální volbou měřicích rozsahů, rozlišovací schopnosti a časové konstanty filtrace.The solution concerns a module for n-channel acquisition, filtering and A/D conversion of analog data, especially for automatic control systems of technological processes and objects, which has high design flexibility with the possibility of connecting various types of sensors without the need for normalizing active or passive intermediate elements and with the possibility of easily creating variable design configurations of individual channels and individual selection of measuring ranges, resolution and filtration time constants.

Description

Vynález se týká modulu n-kanálového sběru, filtrace a A/D převodu analogových dat, zejména pro systémy automatického řízení technologických procesů a objektů,BACKGROUND OF THE INVENTION The present invention relates to a module for n-channel acquisition, filtration and A / D conversion of analogue data, in particular for systems for automatic control of technological processes and objects,

V rozsáhlejších systémech automatického řízení se zpravidla monitoruje značné množství fyzikálních veličin prostřednictvím různých typů čidel s různými nároky na přesnost, rozlišovací achop nost a rychlost měření. Na modul sběru a A/D převodu analogových dat v universální stavebnici pro budování řídících systémů jsou pak kladeny těžko splnitelné požadavky jako A/D převod různých typů elektrických veličin s úrovněmi, které se mohou lišit o několik řádů, zatížené různými typy rušení. Obvyklé řešení, modul sběru a A/D převodu konstruovaný jako analogový multiplexer a A/D převodník, je spojeno s řadou nevýhod. Mezi primární čidla a vlastní modul sběru a A/D převodu musí být zpravidla vkládány normalizační články pasivní i aktivní distribuované po procesu s doprovodnými problémy napájení, umístění, údržby, případné změny a diagnostiky. Naměřené výsledky je zpravidla nezbytné filtrovat kanál od kanálu různými programovými filtry, přičemž programová, filtrace na vyšší řídící úrovni, získávající data na příklad pro* střednictvím komunikace po kruhu může být obtížná nebo nemožná.In larger automated control systems, a large number of physical quantities are typically monitored by different types of sensors with different demands on accuracy, resolution and measurement speed. The module for the collection and A / D conversion of analog data in a universal kit for building control systems is then difficult to meet such as A / D conversion of various types of electrical quantities with levels that can vary by several orders of magnitude loaded with different types of interference. The conventional solution, a collection and A / D conversion module designed as an analog multiplexer and an A / D converter, is associated with a number of disadvantages. As a rule, passive and active standardization cells distributed between the primary sensors and the actual collection and A / D conversion module must be inserted after the process with accompanying problems of power supply, location, maintenance, possible changes and diagnostics. It is generally necessary to filter the measured results channel by channel with different program filters, where programmatic filtration at a higher control level, obtaining data for example through circular communication, may be difficult or impossible.

Uvedené nevýhody odstraňuje modul n-kanálového sběru, filtrace a A/D převodu analogových dat podle vynálezu, jehož podstataThe above-mentioned disadvantages are eliminated by the module of the n-channel collection, filtration and A / D conversion of analog data according to the invention, whose essence

251 048 spočívá v tom, že každý z n zdrojů analogové měronosné veličiny je prostřednictvím vlastní kanálové měřící sběrnice spojen s jedním z odporově kontaktních propojovacích polí, které je dvouvodiČově spojeno s jednou z dvojic vstupů dvojitého analogového multiplexeru, jehož dvojice výstupů je spojena dvouvodičově s dvojicí vstupů diferenciálního zesilovače* Výstup diferenciálního zesilovače je spojen s napěťovým vstupem integrátoru, jehož proudový vstup je spojen s výstupem klíčovaného zdroje proudu a s výstupem přednastavovacího klíče* Výstup integrátoru je spojen se vstupem komparátoru, jehož výstup je připojen na jeden ze vstupů řadiče., který je vnitřní datovou sběrnicí propojen s blokem čítače-časovače CTC a pamětí výsledků a dále na vnitřní řídící . sběrnici, která tvoří výstup z řadiče, jsou napojeny svými ovládacími vstupy blok čítače-časovače CTC, paměť výsledků, klíčovaný zdroj proudu, přednastavovací klíč a svým hodinovým vstupem čítač kanálů. Navíc jsou vstupy řadiče spojeny se dvěma z výstupů čítačích kanálů bloku čítače-časovače CTC a na hodinové vstupy řadiče a jednoho z kanálů bloku čítače-časovače CTC je připojen zdroj hodinového signálu, déle výstupy čítače kanálů jsou vnitřní adres-, ní sběrnici spojeny s adresními vstupy dvojitého analogového multiplexeru, multiplexeru projekčních zadání kanálů a adresními vstupy pro zápis paměti výsledků. Paměť výsledků je napojena na vnější datovou sběrnici, vnější řídící sběrnici a svými adresními vstupy pro čtení na vnější adresní sběrnici a dále vstupy multiplexeru projekčních zadání kanálů jsou prostřednictvím sběrnice projekčních zadání spojeny s propojovacím polem logických zadání, zatímco jeho výstupy jsou spojeny se vstupy řadiče a výstupy zdroje referenčních napětí jsou prostřednictvím sběrnice referenčních napětí rozvedeny na jednotlivá odporově kontaktní propojovací pole.251 048 is characterized in that each of the sources of the analogue measuring medium is connected via its own channel measuring bus to one of the resistive contact connection fields, which is connected in two wires to one of the pairs of inputs of a double analog multiplexer. differential amplifier * The differential amplifier output is connected to an integrator voltage input whose current input is connected to the keyed power source output and preset key output * The integrator output is connected to a comparator input whose output is connected to one of the controller inputs that is internal data bus connected to the counter-timer block of the CTC and the result memory and to the internal control. The bus, which is the output of the controller, is connected by its control inputs to the counter-timer block CTC, result memory, keyed power source, preset key and its clock input channel counter. In addition, the controller inputs are connected to two of the counter outputs of the counter-timer block of the CTC and a clock signal is connected to the clock inputs of the controller and one of the channels of the counter-timer block of the CTC, for longer the channel counter outputs are connected to the address dual analog multiplexer inputs, projection channel multiplexer inputs, and address inputs for result memory writing. The result memory is connected to the external data bus, the external control bus and its address inputs for reading to the external address bus, and the channel input multiplexer inputs are connected to the logical input link field via the project input bus while its outputs are connected to the controller inputs and the outputs of the reference voltage source are routed through the reference voltage bus to the individual resistance contact junction boxes.

Mezi výhody modulu n-kanálového sběru, filtrace a A/D převodu analogových dat podle vynálezu patří vysoká projekční flexibilita, s možností přímého připojování různých typů čidel bez distribuovaných normalizačních mezičlánků, možnost snadno tvořit variabilní projekční konfigurace jednotlivých měřících kanálů s individuální volbou měřících rozsahů, rozlišovací schopnosti a časové konstanty filtrace.The advantages of the n-channel collection, filtering and A / D conversion of analog data according to the invention include high projection flexibility, with the possibility of directly connecting various types of sensors without distributed standardization elements, the possibility to easily create variable projection configurations of individual measuring channels with individual selection of measuring ranges resolution and filtering time constants.

Blokové schéma modulu n-kanálového sběru, filtrace a A/D převodu analogových dat podle vynálezu je na přiloženém výkresu.A block diagram of the n-channel data acquisition, filtering and A / D conversion module of the present invention is shown in the accompanying drawing.

251 046251 046

Každý z n zdrojů 1 analogové měronosné veličiny je prostřednictvím vlastní kanálové sběrnice 110. zpravidla dvoudrátové, ale při měření odporů s výhodou čtyřdrátové, spojen s jedním z odporově kontaktních propojovacích polí 2, jehož výstupy jsou dvouvodičově připojeny na jednu z dvojic vstupu dvojitého analogového multiplexeru £. Dvojice výstupů dvojitého analogového multiplexeru £ je spojena s dvojicí vstupů diferenciálního zesilovače £, jehož výstup je spojen s napěťovým vstupem integrátoru £.Each of the n sources 1 of the analogue metering quantity is, via its own channel bus 110, generally two-wire, but preferably four-wire in resistivity measurement, with one of the resistive contact interface fields 2, the outputs of which are connected in two wires to one of the pairs of double analog multiplexers. The pair of outputs of the dual analog multiplexer je is coupled to the pair of inputs of the differential amplifier jehož, the output of which is coupled to the voltage input of the integrator..

Na proudový vstup integrátoru £ je připojen výstup klíčovaného zdroje 8 proudu a současně výstup přednastavovacího klíče 2» zatímco výstup integrátoru £ je spojen se vstupem komparátoru £, jehož výstup je připojen na jeden ze vstupů řadiče 10. Řadič 10 je vnitřní datovou sběrnicí 111 propojen s blokem 11 čítačečasovače CTC a RAM pamětí 12 výsledků a dále prostřednictvím vnitřní řídící sběrnice 101 ovládá na tuto napojený blok 11 čítače-časovače CTC, paměť 12 výsledku, klíčovaný zdroj 8 proudu, přednastavovací klíč 3 ^a rovněž na ni svým hodinovým vstupem napojený čítač 13 kanálů. Na vstupy řadiče 10 jsou přivedeny výstupy dvou čítácích kanálův bloku 11 čítače-časovače CTC, Na hodinový vstup řadiče 10. stejně jako na hodinový vstup jednoho kanálu bloku 11 čítače-časovače CTC je přiveden signál z vnějšího zdroje.The current input of the integrator 8 is connected to the output of the keyed current source 8 and simultaneously the output of the presetting key 2, while the output of the integrator 8 is connected to the input of the comparator 8, the output of which is connected to one of the inputs of the controller 10. CTC timer block 11 and RAM memory 12, and via the internal control bus 101, controls the CTC timer block 11, result memory 12, keyed power source 8, preset key 3, ^{and a} 13-channel counter connected to it via its clock input. . The inputs of the controller 10 are provided with the outputs of two counting channel blocks 11 of the counter-timer CTC. The clock input of the controller 10 as well as the clock input of one channel of the counter-timer CTC block 11 is inputted from an external source.

hodinového signálu. Výstupy čítače 13 kanálu jsou prostřednictvím vnitřní adresní sběrnice 131 rozvedeny na adresní vstupy dvojitého analogového multiplexeru £, multiplexeru 14 projekčních zadání kanálů a na adresní vstupy pro zápis paměti 12 výsledků. Výsledky měření jsou zpřístupněny tím, že paměť 12 výsledků je připojena na vnější sběrnici rozdělitelnou obecně na vnější datovou sběrnici 301. vnější adresní sběrnici 302 a vnější řídící sběrnici 303. Na vstupy vícenásobného multiplexeru 14 projekčních zadání kanálů je prostřednictvím sběrnice 201 projekčních zadání připojeno propojovací pole 15 logických zadání, zatímco jeho výstupy jsou přivedeny na vstupy řadiče 10. Výstupy zdroje £ referenčních napětí jsou prostřednictvím sběrnice 31 referenčních napětí rozvedeny na jednotlivá odporově kontaktní propojovací pole 2.clock signal. The outputs of the channel counter 13 are routed via the internal address bus 131 to the address inputs of the dual analog multiplexer 8, the channel projection multiplexer 14, and to the address inputs for writing the result memory 12. The measurement results are accessed by having the result memory 12 coupled to an external bus divisible generally to the external data bus 301. an external address bus 302 and an external control bus 303. A patch field is connected to the inputs of the multi-channel channel design multiplexer 14 via the project input bus 201. 15 of the logic inputs, while its outputs are fed to the inputs of the controller 10. The outputs of the reference voltage source 6 are distributed via the reference voltage bus 31 to the individual resistive contact junction boxes 2.

Funkce modulu n-kanálového sběru, filtrace a A/D převodu analogových dat podle vynálezu je následující.The function of the n-channel data acquisition, filtering and A / D conversion module of the present invention is as follows.

Zdrojem £ měronosné analogové veličiny se zde pro účel popisu rozumí různá čidla, která snímanou fyzikální veličinu převádějí na stejnosměrné elektrické na—pěti nebo jinou elektrickou veličinu na na4For the purpose of the description, the source 6 of a metering analogue quantity is to be understood here as various sensors which convert the sensed physical quantity to DC electrical to five or another electrical quantity to na4.

251 Μβ pěti převoditelnou. Typickým příkladem jsou termočlánky, měřicí transformátory s usměrňovači, odporová teplotní čidla, různá speciální průmyslová čidla s proudovým výstupem apod.251 Μβ five transferable. Typical examples are thermocouples, measuring transformers with rectifiers, resistance temperature sensors, various special industrial sensors with current output, etc.

Úkolem odporově kontaktního propojovacího pole 2 je umožnit kombinací propojek na kontaktech převést snímanou elektrickou veličinu na napětí a toto upravit na jednotný napěťový'rozsah·The purpose of the resistive contact junction box 2 is to enable the combination of jumpers on the contacts to convert the sensed electrical quantity to voltage and adjust it to a uniform voltage range.

Za tímto účelem obsahuje s výhodou odporový řetězec 5 jednotlivými vývody, vyvedenými na kontakty poskytující možnost vytvořit několik různých napěťových děličů, odpor pro přemostění přívodů od proudového čidla, a tím převedení proudu na napětí^ a konečně odpory zapojené mezi referenční napětí ze zdroje £ referenčních napětí a mezi kontakty odporově kontaktního propojovacího pole_£ pro volitelné naproudění odporového čidla definovaným proudem za účelem převodu odporu na napětí.For this purpose, the resistor chain 5 preferably comprises individual leads connected to the contacts providing the possibility of creating several different voltage dividers, a resistor for bridging the leads from the current sensor, thereby converting the current to voltage, and finally resistors connected between the reference voltage from the reference voltage source. and between the contacts of the resistance contact junction box 6 for selectively passing the resistance sensor through a defined current to convert the resistance to voltage.

Kanálová měřicí sběrnice 110 je zpravidla dvoudrátová pro diferenciální připojení zdroje napětí^ případně proudu, ovšem pro odporová čidla je výhodnější čtyřdrátová tak, aby se do měření odporu nezaváděla chyba způsobená odporem přívodních drátů.The channel measuring bus 110 is generally two-wire for differential connection of a voltage or current source, but four-wire for resistive sensors is preferable so that an error caused by the resistance of the lead wires is not introduced into the resistance measurement.

Dvojitý analogový multiplexer 4, přepínaný adresou z vnitřní adresní sběrnice 121. v nejjednodušším případě sestává ze dvou n-vstupových analogových multiplexerů, přičemž zdvojení je dáno diferenciálním snímáním měřených napětí. Jeho úkolem je připínat cyklicky normalizovaná výsledná napětí jednotlivých kanálů po dobu A/D konverze na vstup diferenciálního zesilovače který převádí vstupní diferenciální napětí na napětí vztažené proti nulovému potenciálu a zesílené ve zvoleném poměru.The dual analog multiplexer 4, switched by address from the internal address bus 121, in the simplest case consists of two n-input analog multiplexers, the doubling being given by differential sensing of the measured voltages. Its task is to clip cyclically normalized resulting voltages of individual channels during the A / D conversion to the input of the differential amplifier which converts the input differential voltage to a voltage relative to zero potential and amplified in the selected ratio.

Integrátor 6 může být realizován obvyklým invertujícím zapojením . s operačním zesilovačem, integračním odporem a integračním kondensátorem. Napěťovým vstupem se pak rozumí vstup před integračním odporem, zatímco proudový vstup je za tímto odporem.The integrator 6 may be realized by a conventional inverting circuit. with operational amplifier, integration resistor and integration capacitor. The voltage input is then the input before the integrating resistor, while the current input is behind the resistor.

Integrátor 6 spolu s komparátorem 2 a klíčovým zdrojem 8 proudu je základem převodníku napětí na kmitočet /dále V/f/.The integrator 6 together with the comparator 2 and the key current source 8 is the basis of the voltage to frequency converter (hereinafter V / f).

Integrátor 6 integruje vstupní napětí na napěťovém vstupu a současně proudové impulsy opačné polarity z klíčovaného zdroje 8 proudu spínané na konstantní dobu zajišťující konstatní dávku náboje vždy, když výstupní napětí integrátoru 6 dosáhne komparační úrovně komparované komparátorem 2·The integrator 6 integrates the input voltage on the voltage input and at the same time the current pulses of opposite polarity from the keyed current source 8 switched at a constant time to ensure a constant charge every time the output voltage of the integrator 6 reaches the comparative level compared by comparator 2.

Klíčový zdroje 8 proudu je ovládán řadičem 10 na základě informace z komparátoru 2· Řadič 10 je synchronní sekvenční automat realizo5The key current source 8 is controlled by the controller 10 based on the information from the comparator 2.

251 048 vatelný hapříklad pevnou pamětí typu PROM se zpětnou vazbou přes registr vzorkovaný signálem ze zdroje 16 hodinového signálu, který prostřednictvím souboru výstupních logických signálů sou· hrnně označovaného jako vnitřní řídící sběrnice 101 ovládá a řídí funkci ostatních funkčních bloků modulu. Využívá k tomu informace na svých vstupech, podle které se může větvit průběh stavového diagramu.251 048 is a readable memory of the PROM type with feedback via a register sampled by a signal from a 16-hour signal source that controls and controls the function of the other function blocks of the module via a set of output logic signals collectively referred to as internal control bus 101. It uses information on its inputs, according to which the course of the state diagram can branch.

Vždy na začátku A/D převodu cyklicky následujícího kanálu zajistí řadič 10 inkrementaci, resp. dekrementaci čítače kanálů 13. na základě dekódování projekčního zadání pro daný kanál načítaného prostřednictvím multiplexeru 14 projekčních zadání kanálů ze sběrnice 201 projekčních zadání, která je zakončena propojovacím polem 15 logických zadání, na kterém má každý kanál vyhrazen stejný počet uzemnitelných kontaktů pro zakódování zvolené doby filtrační integrace a způsobu číselného zobrazení výsledku A/D převodu přednastaví prostřednictvím vnitřní řídící sběrnice 101a konstant vysílaných ba vnitřní datovou sběrnici 111 kanál vyhrazený v univerzálním čítači-časovači CTC 10, kterým může být například integrovaný obvod I 8253, pro odměřování doby filtrační integrace na odpočítání potřebného počtu hodinových impulsů. Řadič 10 dále naprogramuje kanál vyhrazený na předdělování počtu impulsů V/f převodníku na dělení potřebným číslem a konečně nastaví počáteční stav kanálu určeného pro čítání počtu předdělených impulsů po dobu filtrační integrace. Volbou doby filtrační integrace rovné periodě, dominantního superponovaného rušivého signálu, což bývá v průmyslo_ vém prostředí 50 Hz, ale například u čidel výkonových měničů 300 Hz se zajistí eliminace této složky rušení včetně jejích celistvých násobků. Volbou předdělení lze zajistit nezávislost výsledku A/D převodu získaného čítáním předdělených půlsů po dobu filtrační integrace na této době. Mimoto lze volbou předdělení menším číslem, než vyplývá z uvedeného požadavku, získat vyšší rozlišovací schopnost za cenu toho, že na množinu například osmibitových čísel výsledku se zobrazí pouze jistý úsek vstupního měřícího rozsahu, kompromis mezi požadovanou rozlišovací schopností a objemem přenášených informací v řídícím systému. Předpokládá to ovšem, že blok 11 čítače-časovače CTC, určený pro čítání předdělených pulsů V/f převodu, má více bitů než přenášený výsledek. Po odměření doby filtrační integrace, o čemž je řadič 10 informován výstupem příslušného kanálu přivedeným na jeden ze svých vstupů, zajistí řadičAt the beginning of the A / D conversion of the cyclically following channel, the controller 10 provides increment, respectively. decrementing the channel counter 13 based on decoding the projection input for a given channel read through the channel projection multiplexer 14 from the projection input bus 201, which terminates in a logic input link field 15, on which each channel has the same number of grounding contacts to encode the selected filter time Integration and numerical representation of the result of the A / D conversion presets through the internal control bus 101a the constants transmitted to and the internal data bus 111 the channel reserved in the universal counter-timer CTC 10, which may be integrated circuit I 8253, for measuring filter integration time to count down number of clock impulses. The controller 10 further programs the channel dedicated to divide the number of pulses of the I / O converter to divide by the necessary number, and finally sets the initial state of the channel to count the number of pre-pulses during the filter integration. By selecting a filter integration time equal to the period, the dominant superimposed interference signal, which is 50 Hz in an industrial environment, but for example at 300 Hz power inverter sensors, this interference component, including its integral multiples, is eliminated. By selecting partitioning, you can ensure the independence of the A / D conversion result obtained by counting the partitioned poles over the filter integration period over that period. In addition, by selecting a divide by a smaller number than implied by this requirement, a higher resolution can be obtained at the expense that only a certain portion of the input measurement range, a compromise between the desired resolution and the volume of information transmitted in the control system is displayed on a set of e.g. However, it is contemplated that the CTC counter-timer block 11 for counting the pre-converted V / f conversion pulses has more bits than the transmitted result. After measuring the integration time, which the controller 10 is informed by the output of the respective channel connected to one of its inputs, the controller provides

251 ÍM>251 IM>

prostřednictvím signálů vnitřní řídící sběrnice 101 vyvolání obsahu bloku 11 čítače a časovače CTC čítajícího pulsy na vnitř· ní datovou sběrnici 111 a na základě otestování potřebného počtu bitů řádově nad MSB přenášeného výsledku a projekčního zadání pro daný kanál rozhodne, zda načítaný počet pulsů je v předpokládaném rozsahu, či zda došlo k podtečení nebo přetečení·by means of internal control bus signals 101, retrieving the contents of the pulse counter and pulse counter CTC 11 on the internal data bus 111 and, based on testing the required number of bits of the order above the MSB of the transmitted result and range, underflow or overflow ·

V případě správného výsledku zajistí přepsání dolní části bloku 11 čítače a časovače CTC pro čítání předdělených pulsů přes vnitřní datovou sběrnici 111 do. paměti 12 výsledků na adresu dodávanou čítačem 13 kanálů. Není-li výsledek v předpokládaných mezích, vyšle řadič 10 na vnitřní datovou sběrnici 111 konstantu přetečení nebo podtečení a zajistí její zapsání do paměti 12 výsledků. Po inkrementaci stavu čítače 13 kanálů se celý postup konverze opakuje pro cyklicky následující měřici kanál s modifikačemi danými jeho projekčním zadáním na projekční sběrnici zadání 201.If correct, the lower part of the CTC block and timer 11 will overwrite the CTCs for counting the pre-pulses via the internal data bus 111 to. a memory of 12 results to the address supplied by the channel counter 13. If the result is not within the predicted limits, the controller 10 sends an overflow or underflow constant to the internal data bus 111 and stores it in the result memory 12. After incrementing the state of the channel counter 13, the entire conversion procedure is repeated for the cyclically following measurement channel with the modifiers given by its projection input to the projection input bus 201.

Přednastavovací klíč 2 J^e zdroj proudu opačné polarity v porovnání s klíčovaným zdrojem 8 proudu ovládaný řadičem 10, který umožňuje vždy na začátku konverze po přepnutí dvojitého analogového multiplexeru 2 ^a ustálení analogových obvodů nastiMt výchozí stav integrátoru 2· Délku impulsu V/f převodu, ve všech režimech stejnou, odměřuje řadič 10 jako daný počet hodinových pulsů. Hodinové impulsy kanálů bloku 11 čítače-časovače CTC, vyhrazených pro předdělování pulsů a pro jejich čítání, jsou s výhodou dodávány z vnitřní řídící sběrnice 101.In the set key 2 J ^e current source of opposite polarity compared to the keyed source 8 power control controller 10 that allows at the beginning of conversion after switching dual analog multiplexer 2 ^and stabilize analog circuits nastiMt initial condition of the integrator 2 · The length of the pulse V / f conversion in in all the same modes, the controller 10 measures the given number of clock pulses. The clock pulses of the CTC counter-timer block channels 11 reserved for pulse splitting and counting are preferably supplied from the internal control bus 101.

Paměť 12 výsledků je připojena na sběrnici řídicího syetému, která obesně sestává z hlediska popisovaného modulu z vnější datové, sběrnice 301. vnější adresní sběrnice 302 a vnější řídicí sběrni-The result memory 12 is connected to the control system bus, which generally consists of an external data bus 301, an external address bus 302 and an external control bus 302, in terms of the module described.

Claims

Module of n-channel collection, filtration and A / D conversion of analogue data, especially for systems of automatic control of technological processes and objects, characterized in that each of the n-sources (1) of analogue metric is connected via its own channel measuring bus (110) with one of the resistive contact connection fields (2), which is connected in two wires to one of the pairs of inputs of a double analog multiplexer (4), the pair of outputs of which is connected in two wires to a pair of inputs of a differential amplifier (5); the current input is coupled to the output of the keyed current source (8) and the preset key output (9), while the integrator output (6) is coupled to the comparator input (7) whose output is connected to one of the controller inputs (10) internal data bus (111) interconnected with block (11) of the counter-timer GTC and memory (12) and the internal control bus (101), which forms the output of the controller (10), are connected by their control inputs block (11) of the counter-timer CIQ, key (9) and by their clock input counter (13) channels. 10 / connected to two of the outputs of the counter channels of the block (11) of the counter-timer CTC and the clock inputs of the controller (10) and one of the channels of the block (11) of the counter-timer of CTC is connected 13), the internal address bus (131) is coupled to the address inputs of the dual analog multiplexer (4) multiplexer (14) of the project input channels and the address inputs for the memory write (12) of the results, while steaming! (12) the results are connected to the external data bus (301), the external control bus (303) and its address inputs for reading to the external address bus (302) and multiplexer inputs (14) of the channel input projections via the bus (201) connected to the input field (15) of the logic input while its outputs are connected to the inputs of the controller (10) and the outputs of the reference voltage source (3) are routed through the reference voltage bus (31) to individual resistance contact connection fields (2).