CS251599B1

CS251599B1 - Connecting a memory module with reduced bus wires.

Info

Publication number: CS251599B1
Application number: CS859847A
Authority: CS
Inventors: Jiri Vlk; Josef Klos
Original assignee: Jiri Vlk; Josef Klos
Priority date: 1985-12-23
Filing date: 1985-12-23
Publication date: 1987-07-16
Also published as: CS984785A1

Abstract

Zapojení je určeno zejména pro rozsáhlé paméíové systémy a přináší snížení počtu vodičů sběrnice. K výstupu přijímače jsou připojeny adresové vstupy i datové vstupy pamětového systému a první vstup řídicího obvodu. Jeho druhý vstup je připojen k řídicí sběrnici a jeho pevný výstup je připojen k řídicímu vstupu pamětového systému. Druhý výstup řídicího obvodu je připojen k vybavovacímu vstupu budiče sběrnice, jehož datový vstup je připojen k datovému výstupu pamětového systému, přičemž budič sběrnice je opatřen výstupem, který je připojen na sběrnici, k níž je připojen systémový vstup při j ímače.The connection is intended especially for large memory systems and reduces the number of bus wires. The address inputs and data inputs of the memory system and the first input of the control circuit are connected to the output of the receiver. Its second input is connected to the control bus and its fixed output is connected to the control input of the memory system. The second output of the control circuit is connected to the trigger input of the bus driver, the data input of which is connected to the data output of the memory system, while the bus driver is provided with an output that is connected to the bus to which the system input of the receiver is connected.

Description

Vynález se týká zapojení paměťového modulu se sníženým počtem vodičů sběrnice a je vhodný zejména pro rozsáhlé pamětové systémy.The invention relates to a memory module with a reduced number of bus conductors and is particularly suitable for large memory systems.

Dosud používaná zapojení pamětového modulu využívají adresovou a datovou sběrnici, přičemž šířka adresové sběrnice musí být taková, aby mohla být přenesena jakákoliv adresa celého pamětového prostoru. Tato adresa se uvnitř každého pamětového modulu po částech vyhodnocuje. Nedostatkem těchto zapojení je kromě vysokého počtu vodičů sběrnice také složitost přijímače, budiče sběrnice a obvodů pro vyhodnocení adresy.The memory module connections used hitherto use an address and data bus, and the address bus width must be such that any address of the entire memory space can be transmitted. This address is evaluated in portions within each memory module. In addition to the high number of bus wires, the disadvantage of these wiring is the complexity of the receiver, bus driver and address evaluation circuits.

Výše uvedený nedostatek je odstraněn zapojením pamětového modulu se sníženým počtem vodičů sběrnice podle vynálezu, jehož podstata spočívá v tom, že k výstupu přijímače jsou připojeny adresové vstupy i datové vstupy pamětového systému a první vstup řídicího obvodu, jehož druhý vstup je připojen k řídicí sběrnici a jehož pevný výstup je připojen k řídicímu vstupu pamětového systému a druhý výstup řídicího obvodu je připojen k vybavovacímu vstupu budiče sběrnice, jehož datový vstup je připojen k datovému výstupu pamětového systému.The above drawback is overcome by connecting a memory module with a reduced number of bus conductors according to the invention, characterized in that both the address inputs and data inputs of the memory system and the first input of the control circuit are connected to the receiver output and the second input is connected to the control bus; whose fixed output is connected to the control input of the memory system and the second output of the control circuit is connected to the trip input of the bus driver, the data input of which is connected to the data output of the memory system.

Zapojení pamětového modulu se sníženým počtem vodičů sběrnice podle vynálezu je výhodné zvláště tehdy, je-li paměťový systém sestaven z dynamických pamětí, které vyžadují multiplexovanou adresu, nebot multiplexer adresy se vyskytuje pouze u zdroje adresy a nikoliv v každém paměťovém modulu. Výhodou je též jednoduchost řídicího obvodu, ve kterém se zapamatuje pouze výsledek vyhodnocení adresy modulu a podle tohoto výsledku jsou hradlovány pouze signály řídicí sběrnice, určené pro řízení pamětového systému.The connection of a memory module with a reduced number of bus conductors according to the invention is particularly advantageous if the memory system is composed of dynamic memories requiring a multiplexed address, since the address multiplexer is present only at the address source and not in each memory module. An advantage is also the simplicity of the control circuit, in which only the result of the evaluation of the module address is memorized and according to this result only the control bus signals intended for the control of the memory system are gated.

Tím, že po sběrnici jsou v časovém multiplexeru přenášeny postupně adresy modulu, multiplexované adresy pamětového systému a data do, respektive z paměti, se snižuje počet vodičů sběrnice a zjednodušuje se tím jak budič sběrnice, tak přijímač. Modifikace zapojení, při které se na místě přijímače použije multiplexer, umožňuje vstup do paměti z lokálního zdroje dat, přičemž tento vstup může probíhat současně ve všech paměťových modulech.By transmitting module addresses, multiplexed memory system addresses and data sequentially over the bus in a time multiplexer, the number of bus conductors is reduced and both bus driver and receiver are simplified. The wiring modification, where a multiplexer is used at the receiver site, allows input to memory from a local data source, which input can occur simultaneously in all memory modules.

Zapojení pamětového modulu podle vynálezu je schematicky zobrazeno na připojeném výkresuThe wiring of a memory module according to the invention is schematically shown in the attached drawing

K výstupu 11 přijímače 2 jsou připojeny adresové vstupy 21 i datové vstupy 22 pamětového systému 2 ^a první vstup 31 řídicího obvodu 2· Jeho druhý vstup 32 je připojen k řídicí sběrnici 2 ^a jeho první výstup 33 je připojen k řídicímu vstupu 23 pamětového systému 2. Druhý výstup 34 řídicího obvodu 2 3^e připojen k vybavovacímu vstupu 51 budiče sběrnice 2· Jeho datový vstup 52 je připojen k datovému výstupu 24 pamětového systému 2. Výstup 53 budiče sběrnice 5 je připojen ke sběrnici 6, ke které je připojen systémový vstup 12 přijímače 2·Address inputs 21 and data inputs 22 of the memory system 2 ^{and the} first input 31 of the control circuit 2 are connected to the output 11 of the receiver 2. Its second input 32 is connected to the control bus 2 ^and its first output 33 is connected to the control input 23 of the memory system 2. the second output 34 of the control circuit ³ and 2 connected to a triggering input 51 of bus drivers 2 · the data input 52 is connected to the data output 24 of the memory system 53 of the second output bus drivers 5 is connected to the bus 6, to which is coupled the system input 12 of the receiver 2 ·

Alternativně je ke třetímu výstupu 35 řídicího obvodu 2 připojen řídicí vstup 13 přijímače 2· Jeho lokální vstup 14 je lokálním vstupem pamětového modulu.Alternatively, the control input 13 of the receiver 2 is connected to the third output 35 of the control circuit 2. Its local input 14 is the local input of the memory module.

Zapojení podle vynálezu se používá pro snížení počtu součástí paměťových modulů a rozsáhlých paměťových systémů a jeho modifikace je zvláště vhodná pro přímý vstup dat do paměti, který je využitelný např. v měřicích ústřednách a číslicových analyzátorech.The circuit according to the invention is used to reduce the number of components of memory modules and large memory systems, and its modification is particularly suitable for direct data entry into memory, which is useful, for example, in data loggers and digital analyzers.

Claims

A memory module with a reduced number of bus wires, characterized in that both the address inputs (21) and the data inputs (22) of the memory system (2) and the first input (31) of the control system are connected to the output (11 (receivers (1)). a circuit (3) whose second input (32) is connected to the control bus (4) and whose first output (33) is connected to the control input (23) of the memory system (2) and the second output (34) of the control circuit (3) is connected to a trip input (5J) of a bus driver (5) whose data input (52) is connected to a data output (24) of the memory system (2), the bus driver (5) having an output (53) which is connected to collect3

51599 to the socket (6) to which the system input (12) of the receiver (1) is connected.

Connection according to claim 1, characterized in that the control circuit (3) is provided with a third output (35) to which the control input (13) of the receiver (1) is connected, whose local input (14) being the local input of the memory module.