CS252083B1

CS252083B1 - Connection of code-programmable time-controlled time controller

Info

Publication number: CS252083B1
Application number: CS858422A
Authority: CS
Inventors: Anna Slamova; Karel Slama
Original assignee: Anna Slamova; Karel Slama
Priority date: 1985-11-22
Filing date: 1985-11-22
Publication date: 1987-08-13
Also published as: CS842285A1

Abstract

Řešení se týká zapojení pro definované přerušení generace posloupnosti mikroprogramovatelného kodově řízeného časového řadiče bitové orientované řezové stavebnice. Poskytuje možnost rychlého a přitom několikanásobného přerušení mlkrolnstrukčního řetězce. Podstata spočívá v tom, že k mlkroprogrpmovému řadiči, připojenému k řídicí pamětové matloi a k periferním zařízením, Je připojen synchronizovaný prioritní adresní blok. Zapojení lze využít ve výpočetní teohnloe pro spojení základních zařízení s periferními Jednotkami, například k řízení flexibilních disků a rychlých přenosů dat.The solution concerns a circuit for defined interruption of the generation sequence of a microprogrammable code-controlled time controller of a bit-oriented cutting kit. It provides the possibility of fast and multiple interruption of the microprogrammable instruction chain. The essence lies in the fact that a synchronized priority address block is connected to the microprogrammable controller, connected to the control memory matrix and to peripheral devices. The circuit can be used in computing technology for connecting basic devices with peripheral units, for example, for controlling flexible disks and fast data transfers.

Description

Vynález se týká zapojení pro definované přerušení generace časové posloupnosti mikroprogramovatelného kódové řízeného časového řadiče bitové orientované řezové stavebnice.The invention relates to a circuit for a defined interruption of the generation of a time-programmable code-oriented code-controlled time controller of a bit oriented cutting kit.

Při konstrukci mikropro gramovatelných řadičů pro logické struktury s využitím prvků bitové orientované řezové stavebnice je potřeba dbát, aby mikroinstrukční časový řetézec činnosti tohoto řadiče bylo možno v libovolném časovém okamžiku přerušit a nastavit definovaný začátek jiného mikroinstrukčního řetězce na základě vnějšího příkazu.When constructing micro-programmable logic controllers using bit-oriented cutting kit elements, care should be taken that the microinstruction timing chain of the controller can be interrupted at any point in time and the defined start of another microinstruction chain can be set based on an external command.

Dosavadní zapojení k tomuto účelu sloužící používají vnějších příkazů s přerušením několika vektorů. Přitom přerušení je pouze jedno společné pro všechny vektory a po něm teprve následuje přerušovací časový mikroinstrukční řetězec provádějící analýzu přerušovacího vektoru. Po ní pak následuje větvení mikroinstrukčního časového řetězce.Existing connections for this purpose use external commands with interruption of several vectors. The interruption is only one common to all vectors and is followed by an interruption time microinstruction chain performing the interruption vector analysis. This is followed by branching of the microinstruction time chain.

Nevýhodou těchto zapojení je, že doba zpracování příkazu přerušení je poměrně dlouhá, která je dána dobou vykonání úvodrtí rozhodovat^ části časového mikroinstrukčního řetězce. V některých případech je toto řešení z Časových důvodů nemožné a je nutno tento stav řešit zvýšením složitosti konstrukčního uspořádání řídiól jednotky.The disadvantage of these circuits is that the processing time of the interrupt command is relatively long, which is given by the time of execution of the bore hole to decide the parts of the time microinstruction chain. In some cases this solution is impossible for time reasons and it is necessary to solve this situation by increasing the complexity of the design of the controllers of the unit.

Uvedené nevýhody v podstatě odstraňuje zapojení mikroprogramovatelného kódově řízeného časového řadiče podle tohoto vynálezu, jehož podstata spočívá v tom, že ke vstupu synchronizačních hodin mikroprogramového řadiče je připojen první vstup synchronizačních hodin synchronizovaného prioritního adresního bloku, zatímco druhý vstup synchronizovaného prioritního adresního bloku pro zpětnovazební řídící kód je připojen na třetí výstup řídící paměíové matice typu ROM, kdežto skupina vstupů synchronizovanéhoEssentially, the microprogrammable code-controlled time controller of the present invention eliminates these disadvantages by providing a first synchronization clock input of the synchronized priority address block while a second synchronized priority address block input for the feedback control code is connected to the synchronization clock input of the microprocessor controller. it is connected to the third output of the ROM control memory matrix, while the group of inputs is synchronized

- 2 prioritního adresního bloku je připojena na výstupy prioritních přerušení periferních zařízení, přičemž pátý vstup mikroprogramového řadiče pro řízení závory základní adresy řídící matice je připojen na první výstup synchronizovaného prioritního adresního bloku pro řízení závory základní adresy řídící matice a druhý výstup synchronizovaného prioritního adresního bloku pro doplňkové adresy je připojen na druhý vstup řídící paměťové matice typu ROM.- 2 of the priority address block is connected to the outputs of the priority interruptions of the peripheral devices, the fifth input of the microprocessor controller for the control address of the master address of the control matrix is connected to the first output of the synchronized priority address block additional addresses are connected to the second input of the ROM control memory matrix.

Výhoda tohoto zapojení spočívá zejména v tom, že mikr.oprogramovatelné řadiče poskytují možnost rychlého několikanásobného přerušení mikroinstrukčního řetězce. To znamená, že je zvláště výhodné pro použití při obsluze rychlých periferních zařízení v reálném čase. Svým provedením je zapojení jednoduchého uspořádání s nízkými ekonomickými náklady na jeho výrobu se zvýšenou provozní spolehlivostí a tím menšími nároky na servisní zabezpečení.The advantage of this circuit is, in particular, that micro programmable controllers provide the possibility of rapid multiple interruptions of the microinstruction chain. That is, it is particularly advantageous for use in real-time operation of fast peripherals. Its design is to incorporate a simple arrangement with low economic costs for its production with increased operational reliability and thus less service requirements.

Zapojení mikroprogramovatelného kódově řízeního časového řadiče je vyobrazeno na přiloženém výkresu v blokovém schématu·Connection of the microcontroller programmable time control code is shown in the attached drawing in the block diagram.

První vstup 1 mikroprogramového řadiče MPŘ pro zpětnovazební řídící kód ZŘK je připojen na první výstup 021 řídící paměťové matice ŘPM typu ROM. Druhý vstup 2 pro řídící kód ŘK mikroprogramového řadiče MPŘ je připojen na výstup neznázorněného periferního zařízení. Třetí vstup 3 mikroprogramového řadiče MPŘ pro řídící podmínku ŘP je připojen na výstup neznázorněného periferního zařízení. Čtvrtý vstup 4 mikroprogramového řadiče MPŘ pro synchronizační hodiny SH je připojen na první vstup 11 synchronizačních hodin synchronizovaného prioritního adresního bloku SPAB a dále n$ syc»hronizačnl hodinový výstup neznázorněného periferního zařízení. Pátý vstup 5 mikroprogramového řadiče MPŘ pro řízeni závory ŘZ základní adresy řídící matice je připojen na první výstup 011 synchronizovaného prioritního adresního bloku SPAB. Druhý vstup 12 synchronizovaného prioritního adresního bloku SPAB pro zpětnovazební řídicí kód ZPŘK je připojen na třetí výstup 023 řídící paměťové matice ŘPM typu ROM. Skupina vstupů 13 synchronizovaného prioritního adresního bloku SPAB pro prioritní přerušení je připojena na výstupy prioritních přerušení neznázorněných periferníoh zařízení. Výstup 01 mikroprogramového řadiče MPŘ pro základní adresy řídící matice ZA je připojen na první vstup 111 řídicí paměťové matice ŘPM typu ROM. Druhý výstup 012 synchronizovaného prioritního adresniho bloku SPAB pro doplňkové adresy DA je připojen na druhý vstup 112 řídící paměťové matice ŘPM typu ROM. Druhý vstup 022 řídící paměťové matice ŘPM typu ROM pro kódové posloupnosti je připojen na kódový řídící vstup neznázorněného řídícího zařízení.The first input 1 of the MPR microcontroller for the feedback control code ZKK is connected to the first output 021 of the ROM type memory control matrix. The second input 2 for the control code MC of the microcontroller MPŘ is connected to the output of a peripheral device (not shown). The third input 3 of the MPŘ microcontroller for the control condition of the control system is connected to the output of a peripheral device (not shown). The fourth input 4 of the microprocessor controller MPR for the synchronization clock SH is connected to the first input 11 of the synchronization clock of the synchronized priority address block SPAB and the n / a clock output of a peripheral device (not shown). The fifth input 5 of the MPR microcontroller for the control of the bolt CU of the master address of the control matrix is connected to the first output 011 of the synchronized priority address block SPAB. The second input 12 of the synchronized SPAB priority address block for the SPREK feedback control code is connected to the third output 023 of the ROM type memory control matrix. The group of inputs 13 of the synchronized priority address block SPAB for priority interruptions is connected to the priority interrupt outputs of the peripheral devices (not shown). The output 01 of the MPR microcontroller for the base addresses of the control matrix ZA is connected to the first input 111 of the ROM memory control matrix. The second output 012 of the synchronized priority address block SPAB for the additional addresses DA is connected to the second input 112 of the ROM of the ROM type. The second ROM sequence control code input 022 of the code sequence ROM is coupled to the code control input of a control device (not shown).

Řídícím kódem přicházejícím z neznázorněného periferního zařízení na druhý vstup 2 mikroprogramového řadiče MPŘ a zpětnovazebním řídícím kódem přicházejícího z prvního výstupu 021 na první vstup 1_ mikroprogramového řadiče MPŘ se generují základní adresy pro řídící paměťovou matici ŘPM typu ROMi Základní adresy přicházejí z výstupu 01 mikroprogramového řadiče MPŘ na první vstup 111 řídící paměťové matice ŘPM typu ROM. Přitom synchronizovaný prioritní adresní blok SPAB generuje zpětnovazebně prostřednictvím svého druhého vstupu 12 a třetího výstupu 023 řídící paměťové matice ŘPM typu ROM doplňkovou adresu základních mikroinstrukčních polí. Jakmile dojde k aktivaci některého ze skupiny vstupů 13 prioritního přerušení do synchronizovaného prioritního adresního bloku SPAB je vyslán z jeho výstupu 012 patřičný signál na druhý vstup 112 řídící paměťové matice ŘPM typu ROM. Tím dojde k pohybu v přerušovaném mikroinstrukčním poli, a tím i k příjmu signálu tohoto aktivovaného vstupu 13 prioritního přerušeni.The control code coming from the peripheral device (not shown) to the second input 2 of the microcontroller MPR and the feedback control code coming from the first output 021 to the first input 1 of the microcontroller MPR generates the base addresses for the ROMi control RPM memory matrix. to the first input 111 of the ROM type control memory matrix. In this connection, the synchronized SPAB priority address block generates a feedback address of the basic microinstruction fields via its second input 12 and the third output 023 of the ROM-type control memory matrix. As soon as one of the plurality of priority interruption inputs 13 is activated in the synchronized SPAB priority address block, an appropriate signal is sent from its output 012 to the second input 112 of the ROM type ROM. This causes movement in the intermittent microinstruction field and thereby receives the signal of this activated priority interrupt input 13.

Vynálezu lze využít ve výpočetní technice pro spojení základ nich zařízení s periferními jednotkami, například k řízení flexibilních disků a rychlých přenosů dat.The invention can be used in computer technology to connect base devices to peripheral units, for example, to control flexible disks and fast data transfers.

Claims

SUBJECT OF THE INVENTION

A microcontroller programmable time control code circuit board incorporating a microcontroller feedback coupled to both the control memory matrix and peripheral devices with outputs for the control code, control condition and synchronization clock, and to the control memory matrix that is coupled to the control code characterized in that a first synchronization clock address (SPAB) of the synchronized priority address block (SPAB) is connected to the synchronization clock input (4) of the microprocessor controller (Mpn), while the second input (12) of the synchronized priority address block (SPAB) for the feedback control the code is coupled to a third output (023) of the ROM (ROM) control matrix (RPM), while the input group (13) of the synchronized priority address block (SPAB) is coupled to the priority interrupt outputs of the peripheral devices The fifth microprocessor controller input (5) for controlling the master address latch of the control matrix is coupled to the first output (011) of the synchronized priority address block (SPAB) for controlling the latch of the master address of the master address of the control matrix and the second output (012). the address block (SPAB) for the additional addresses is connected to the second input (112) of the control memory matrix (RMP) of the ROM type.