CS252271B1

CS252271B1 - Connection of a sugar centrifuge control system with two logic processors

Info

Publication number: CS252271B1
Application number: CS854963A
Authority: CS
Inventors: Richard Jelinek; Karel Buchar; Josef Cibulka; Jan Krtek; Josef Kvasnicka; Petr Popov; Jiri Prepsl; Milan Zaoral
Original assignee: Richard Jelinek; Karel Buchar; Josef Cibulka; Jan Krtek; Josef Kvasnicka; Petr Popov; Jiri Prepsl; Milan Zaoral
Priority date: 1985-07-02
Filing date: 1985-07-02
Publication date: 1987-08-13
Also published as: CS496385A1

Abstract

Soustava tyristorových měničů s blokem normalizace skutečných hodnot, s regulátorem, základním logickým procesorem, interfejsem regulátoru, komparátorem a prvním blokem logických vstupů a prvním blokem logických výstupů tvoří uzavřený celek tyristorového měniče pro elektricky pohon s centrálním monitorováním a řízením provozních a poruchových stavů. Jedná se o hybridní systém, kde vlastní regulační smyčky jsou realizovány analogovými prostředky a logické řízení provádí Boolský procesor. Pro řešení technologické části regulátoru je použito identických harwareových prostředků, které jsou využity ve standartním pohonu a jsou doplněny přepínačem žádaných hodnot a analogovým multiplexerem časovačích členů ovládaným prostřednictvím dvou pamětí adresy technologického logického procesoru.The system of thyristor converters with a block of normalization of actual values, with a controller, a basic logic processor, a controller interface, a comparator and the first block of logic inputs and the first block of logic outputs forms a closed unit of a thyristor converter for an electric drive with central monitoring and control of operating and fault states. This is a hybrid system, where the actual control loops are implemented by analog means and the logical control is performed by a Boolean processor. Identical hardware means are used to solve the technological part of the controller, which are used in a standard drive and are supplemented by a setpoint switch and an analog multiplexer of timer elements controlled by two address memories of the technological logic processor.

Description

Vynález se týká zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory*The invention relates to the connection of a sugar beet centrifuge control system with two logical processors

V současném systému se k napájení pohonu cukrovarnických odstředivek používá tyristorového měniče, přičemž požadavky technologické regulace jsou řešeny v pevně propojeném logickém bloku, který obsahuje řadu časovačích členů a komparátorů a vlastní sekvenční logiku* Takto koncipovaný regulátor cukrovarnické odstředivky je pak značně hardwareově složitý* Z toho vyplývá, že je obtížné dosáhnout uspokojivé hodnoty doby bezporuchového chodu, která je v cukrovarnickém průmyslu, charakterizovaném relativně nižší odbornou úrovní údržby, mimořádně důležitá*In the current system, a thyristor converter is used to power the sugar centrifuge drive, while the technological control requirements are solved in a tightly connected logic block that contains a number of timers and comparators and its own sequential logic. shows that it is difficult to achieve a satisfactory failure-free time, which is extremely important in the sugar industry, which is characterized by a relatively low professional maintenance level *

Kromě toho je takový systém málo flexibilní, tzn., že neumožňuje snadné přizpůsobení eventuálním technologickým požadavkům zákazníka.Moreover, such a system is not very flexible, i.e. it does not allow easy adaptation to any technological requirements of the customer.

Výše uvedené nedostatky odstraňuje zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory podle vynálezu, jehož podstata spočívá v tom, že základní logický procesor je prostřednictvím první adresové sběrnice spojen s prvním blokem logických vstupů, s prvním blokem logických výstupů, s komparátorem mezních a havarijních stavů a s interfejsem regulátoru. Dále prostřednictvím první vstupní datové sběrnice s prvním blokem logických vstupů a s komparátorem mezních a havarijních stavů, prostřednictvím první výstupní datové sběrnice aThe above-mentioned drawbacks are eliminated by the connection of the control system of a sugar beet centrifuge with two logical processors according to the invention, which is characterized in that the basic logical processor is connected via a first address bus to the first logical input block, first logical output block, limit and emergency comparator and controller interface. Furthermore, through a first input data bus with a first logic input block and a comparator of limit and emergency states, through a first output data bus, and

252 271 první řídící sběrnice s prvním blokem logických výstupů a interfejsem regulátoru. Jeho výstup je prostřednictvím sběrnice spojen se vstupem regulátoru, jehož první vstup je spojen s výstupem přepínače žádaných hodnot, spojeným dále s prvním vstupem komparátoru regulačních odchylek, jehož druhý vstup je spojen β výstupem bloku normalizace, spojeným dále se vstupem komparátoru mezních a havarijních stavů a s druhým vstupem regulátoru. Jeho výstup je spojen se vstupem soustavy tyristorových měničů, jejíž první výstup je připojen na kotvu a druhý výstup na buzení motoru, mechanicky spojeného s technologickou částí odstředivky. Výstup měřených veličin soustavy tyristorových měničů je spojen se vstupem bloku normalizace a logický vstup soustavy tyristorových měničů je spojen s druhou skupinou logických výstupů prvního bloku logických výstupů. Jeho první skupina logických výstupů je spojena s první skupinou logických vstupů druhého bloku logických vstupů. Druhá skupina logických vstupů je spojena s výstupem logických signálů z bloku technologické části odstředivky a jeho třetí skupina logických vstupů je spojena s výstupy logických sig nálů z ovládacího panelu, který je dále spojen svými signalizační mi vstupy s třetí skupinou logických výstupů druhého bloku logických výstupů. Jeho druhá skupina logických výstupů je spojena s logickými vstupy bloku technologické části odstředivky a jeho první skupina logických výstupů je spojena s první skupinou logic kých vstupů prvního bloku logických vstupů. Jeho druhá skupina logických vstupů je spojena s výstupy systému tyristorových měničů. Dále technologický logický procesor je prostřednictvím druhé adresové sběrnice spojen s druhým blokem logických vstupů, s druhým blokem logických výstupů, s komparátorem regulačních odchylek registrem A/D převodníku a s první a druhou pamětí adresy, prostřednictvím druhé vstupní datové sběrnice s druhým blokem logických vstupů, s komparátorem regulačních odchylek a registrem A/D převodníku. Prostřednictvím druhé výstupní datové sběrnice a druhé řídící sběrnice s druhým blokem logických výstupů a s první a druhou pamětí adresy.252 271 the first control bus with the first logic output block and controller interface. Its output is connected via a bus to the input of the controller, the first input of which is connected to the setpoint switch output, connected to the first input of the deviation comparator, the second input of which is connected to the β output of the normalization block, connected to the input of the limit and emergency comparators the second input of the controller. Its output is connected to the input of the thyristor transducer assembly, the first output of which is connected to the armature and the second output of the motor drive, mechanically connected to the technological part of the centrifuge. The output of the measured quantities of the thyristor transducer array is associated with the input of the normalization block, and the logic input of the thyristor transducer array is associated with the second group of logic outputs of the first logic output block. Its first logical output group is associated with the first logical input group of the second logical input block. The second group of logic inputs is connected to the output of the logical signals from the centrifuge technological unit block and its third group of logical inputs is connected to the outputs of the logical signals from the control panel which is further connected by its signaling inputs to the third group of logical outputs. Its second group of logical outputs is associated with the logical inputs of the centrifuge block of the centrifuge technological unit and its first group of logical outputs is associated with the first group of logical inputs of the first block of logical inputs. Its second group of logic inputs is connected to the outputs of the thyristor converter system. Further, the technological logic processor is connected via a second address bus to a second logical input block, a second logical output block, an A / D converter offset register comparator, and a first and a second address memory via a second input data bus with a second logical input block. comparator of control deviations and register of A / D converter. Via a second output data bus and a second control bus with a second logical output block and a first and a second address memory.

Výstup první paměti adresy je spojen s přepínačem žádaných hodnot Výstup druhé paměti adresy je spojen s adresovým vstupem analogového multiplexeru časovačích členů, jehož vstupy jsou spojeny s n potenciometry pro zadání časů a jehož výstup je spojen se vstupem převodníku. Jeho výstup je spojen se vstupem registru A/D pře3The output of the first address memory is coupled to the setpoint switch The output of the second address memory is coupled to the address input of the analog timing multiplexer, the inputs of which are coupled to the n time potentiometers and the output of which is coupled to the converter input. Its output is connected to the A / D register input pre3

252 271 vodníku a dále vstupy přepínače žádaných hodnot jsou spojeny se dvěma skupinami potenciometrů pro zadání žádaných hodnot otáček a žádaných hodnot proudového omezení.252 271 and the setpoint selector inputs are connected to two groups of potentiometers for setting speed setpoints and current limit setpoints.

Na přiloženém výkresu je znázorněno blokové schéma zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory podle vynálezu.The attached drawing shows a block diagram of a control system of a sugar refinery centrifuge with two logical processors according to the invention.

Základní logický procesor LPI je prostřednictvím první adresové sběrnice AI spojen s prvním blokem Lil logických vstupů, s prvním blokem LPI logických výstupů, s komparátorem K1 mezních a havarij nich stavů a s interfejsem IFR regulátoru. Prostřednictvím první vstupní datové sběrnice DII je základní logický procesor DPI spojen s prvním blokem DII logických vstupů a s komparátorem K1 mezních a havarijních stavů, prostřednictvím první výstupní datové sběrnice DPI a první řídicí sběrnice Cl s prvním blokem DPI logických výstupů a interfejsem IPR regulátoru, jehož výstup je prostřednictvím sběrnice RB spojen se vstupem regulátoru R.The LPI basic logic processor is coupled via the first address bus AI to the first logical input block L11, the first logical output LPI block, the limit and emergency comparator K1, and the IFR controller interface. By means of the first input data bus DII, the basic DPI is connected to the first logical input DII block and the comparator K1 of the limit and emergency states, through the first output data bus DPI and the first control bus C1 to the first logical output DPI block and IPR controller interface. is connected via RB to the input of controller R.

První vstup regulátoru R je spojen s výstupem přepínače AMW žádaných hodnot, spojeným dále s prvním vstupem komparátoru K2 regulačních odchylek, jehož druhý vstup je spojen s výstupem bloku N normalizace. Výstup bloku N normalizace, ve kterém je generován vektor skutečných hodnot X , je dále spojen se vstupem komparátoru K1 mezních a havarijních stavů a s druhým vstupem regulátoru R jehož výstup je spojen se vstupem soustavy STM tyristorových měničů, jejíž první výstup je připojen na kotvu a druhý výstup na buzení motoru M, který je mechanicky spojen s technologickou částí TP odstředivky. Výstup měřených veličin soustavy STM tyristoro< vých měničů je spojen se vstupem bloku N normalizace a logický vstup soustavy STM tyristorových měničů je spojen s druhou skupinou logických výstupů, s vektorem signálů Y12 prvního bloku LPI logických výstupů, jehož první skupina logických výstupů s vektorem signálů X21 je spojena s první skupinou logických vstupů druhého bloku 112 logických vstupů, jehož druhá skupina logických vstupů je spojena s výstupem logických signálů z bloku TP technologické části odstředivky /vektor signálů X22 / a jehož třetí skupina logických vstupů je spojena s výstupy logických signálů z ovládacího panelu PP /vektor signálů X23 /.The first input of the controller R is connected to the output of the setpoint switch AMW, further connected to the first input of the control deviation comparator K2, the second input of which is connected to the output of the normalization block N. The output of the normalization block N, in which the actual value vector X is generated, is further coupled to the input of comparator K1 of the limit and emergency states and to the second input of the controller R whose output is connected to the input of the STM system of thyristor converters. motor drive output M, which is mechanically connected to the technological part of the TP centrifuge. The output of the measured quantities of the STM thyristor transducer system is connected to the input of the normalization block N, and the logic input of the STM thyristor transducer system is connected to the second group of logical outputs, the signal vector Y12 of the first LPI logic output block. is connected to the first logical input group of the second logical input block 112, the second logical input group of which is connected to the logical signal output from the TP technological block of the centrifuge (X22 signal vector) and whose third logical input group is connected to the logical signal outputs PP (X23 signal vector).

Signalizační vstupy ovládacího panelu PP jsou spojeny s třetí sku· pinou logických výstupů druhého bloku 1P2 logických výstupů /vektor signálů 122 /, jehož druhá skupina logických výstupů /vektorThe signaling inputs of the control panel PP are connected to the third group of logical outputs of the second logic output block 1P2 (signal vector 122), whose second group of logical outputs / vector

2S2 271 signálů Y21 / je spojena s logickými vstupy bloku TO technologické části odstředivky a jehož první skupina logických výstupů /vektor logických řídících signálů Xll / je spojena s první skupinou logických vstupů prvního bloku Lil logických vstupů_eDruhá skupina logických vstupů bloku lil logických vstupů je spojena s výstupy systému STM tyristorových měničů /vektor signálů X12 /. Technologický logický procesor LP2 je prostřednictvím druhé adresové sběrnice A2 spojen s druhým blokem 112 logických vstupů, s druhým blokem 102 logických výstupů s komparátorem K2 regulačních odchylek, registrem A/D převodníku RAD a s první MA1 a druhou MA2 pamětí adresy, prostřednictvím druhé vstupní datové sběrnice DI2 s druhým blokem 112 logických vstupů s komparátorem K2 regulačních odchylek a registrem A/D převodníku RAD· Prostřednictvím druhé výstupní datové sběrnice D02 a druhé řídicí sběrnice 02 je technologický logický procesor 1P2 spojen s druhým blokem 102 logických výstupů a s první MA1 a druhou MA2 pamětí adresy· Výstup první paměti MA1 adresy je spojen s přepínačem AMW žádaných hodnot a výstup druhé paměti MA2 adresy je spojen s adresovým vstupem analogového multiplexeru AMT časovačích členů, jehož vstupy jsou spojeny s n potenciometry ZT pro zadání časů a jehož výstup je spojen se vstupem převodníku ADC. Výstup převodníku ADC je spojen se vstupem registru A/D převodníku RAD.2S2 271 of Y21 signals / is coupled to the logic inputs of the TO block of the centrifuge technological part and whose first group of logical outputs (logic control vector X11) is connected to the first group of logical inputs of the first block L1 of logical inputs _e connected to the outputs of the STM system of thyristor converters / X12 signal vector /. The LP2 technology logic processor is coupled via the second address bus A2 to the second logic input block 112, the second logic output block 102 to the control deviation comparator K2, the A / D converter register RAD and the first MA1 and second MA2 address memory via the second input data bus. DI2 with second logic input block 112 with control deviation comparator K2 and A / D converter register RAD · Via the second output data bus D02 and the second control bus 02, the logical processor 1P2 is connected to the second logical output block 102 and the first MA1 and second MA2 addresses · The output of the first MA1 address memory is connected to the AMW setpoint switch and the output of the second MA2 address memory is connected to the address input of the AMT analog timing multiplexer, the inputs of which are coupled with ZT potentiometers for time input and output ADC converter. The ADC output is coupled to the A / D register input of the RAD converter.

Vstupy přepínače AOT žádaných hodnot jsou spojeny se dvěma skupinami potenciometru ZW a ZI na zadání žádaných hodnot otáček a žádaných hodnot proudového omezení.The AOT setpoint switch inputs are connected to two potentiometer groups ZW and ZI to set the speed setpoints and current limit setpoints.

Funkce zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory podle vynálezu je následující:The function of connection of the control system of a sugar centrifuge with two logical processors according to the invention is as follows:

Soustava STM tyristorových měničů s blokem N normalizace skutečných hodnot s regulátorem R, základním logickým procesorem 1Ρ1» interfejsem IFR regulátoru, komparátorem K1 a prvním blokem 1T1 logických vstupů a prvním blokem 101 logických výstupů tvoří uzavřený celek tyristorového měniče pro elektrický pohon s centrálním monitorováním a řízením provozních a poruchových stavů.STM Thyristor Converters with Block N Normal Value Adjustment with R Controller, Basic Logic Processor 1Ρ1 »IFR Controller Interface, Comparator K1 and First Logic Input Block 1T1 and First Logical Output Block 101 form a closed unit thyristor transducer for centralized monitoring and control operating and fault conditions.

Jedná se vlastně o hybridní systém, kde vlastní regulační smyčky /otáčkové, kotevního proudu, budicího proudu/ jsou realizovány analogovými prostředky, zatímco logické řízení, tj, vyhodnocování vektoru logických řídicích signálů Xll /jako jsou např,povely k zapnutí a vypnutí měniče, ke siartu a stopu, dále různých, z hle5It is actually a hybrid system where the actual control loops (speed, anchor current, field current) are realized by analog means, while the logic control, ie evaluation of the logic control signal X11 vector, such as commands to turn the inverter on and off, siartu and trace, various, from hle5

2S2 27Í diska pohonu externích, havarijních vstupů, na které pohon reaguje zastavením, zastavením a vypnutím, nebo přímo vypnutím/ a vektoru signálu X12 havarií měniče /jako je výpadek silového napětí, silových pojistek v kotvě i buzení atd·/ i mezních hodnot skutečných regulovaných veličin X/jako např· nadotáčky, nadproud kotvy, přepětí na kotvě, podproud buzení/ a generování vektoru logických signálů ΫΪ2 pro soustavu STM tyristorovýeh měničů i vektoru signálů Y^l pro technologickou část TO odstředivky i generování vektoru logických signálů pro ovládání regulátoru R provádí Boolský procesor LPI·2S2 27I drive of external, emergency input drives to which the drive responds by stopping, stopping, and switching off, or directly switching off the drive's X12 signal vector (such as power failure, armature fuses, excitation, etc.) variables X / such as overvoltage, armature overcurrent, armature overvoltage, excitation undercurrent / and generation of logic signal vector ΫΪ2 for STM system of thyristor converters and signal vector Y ^ l for technological part of centrifuge TO i generates logic vector for control R controller LPI Boolean Processor ·

Regulátor cukrovarnické odstředivky dále ovládá řadu technologických funkcí odstředivky, jako je ovládání ventilů pro napouštění cukroviny, uzávěru pro vypouštění cukroviny, ventilu pro pouštění vody /při oplachu i krytí vodou/, ventilu páry pro parní krytí, dále musí ovládat pohyb vyhrnovace a vyhodnocovat některé technologické havarijní stavy jako vibrace odstředivky, výkyv hřídele, hlídat správnou polohu vyhrnovače atd·The Sugar Centrifuge Controller also controls a number of centrifuge technology functions, such as controlling the valves for filling the confectionery, closing the draining for the confectionery, the water inlet valve (rinse and water cover), the steam valve for the steam cover. emergency conditions such as centrifugal vibrations, shaft oscillations, monitoring the correct position of the rake, etc. ·

Přitom vlastní regulační cyklus odstředivky není příliš složitý·The actual control cycle of the centrifuge is not too complicated ·

V podstatě se jedná o to, že během rozběhu se vyhodnocuje dosažení požadovaných otáček, od nichž se pak odvozuje určitá technologická činnost, jako např· oplach kužele, plnění, krytí vodou, předtáčení, vytáčení, vyhrnování atd· Tyto činnosti většinou končí po uplynutí určité doby· To znamená, že pro správnou funkci je třeba mít možnost nastavení několika hladin otáček, alespoň dvou úrovní proudového omezení a několika časů. Při_tom je možno u vyhodnocení otáček s výhodou využít toho, že se zadává v postupných skocích žádaná hodnota otáček a kontroluje se její dosažení /jediným komparátorem/ a od velikosti žádané hodnoty a od komparátorů dosažení otáček se provádí příslušná, výše popsaná technologická operace·Essentially, the start-up process evaluates the required rpm from which certain technological activities are derived, such as cone rinsing, filling, water coverage, pre-rotation, dialing, raking, etc. These activities usually end after a certain time This means that for correct operation it is necessary to be able to set several speed levels, at least two current limitation levels and several times. In this case, it is advantageous to use the speed setpoint in successive jumps to check the speed setpoint and check that it is reached (by a single comparator) and from the setpoint value and the speed achievement comparators the corresponding technological operation described above is performed.

Je mimořádně výhodné použít pro řešení technologické části regulátoru v podstatě identických hardwareových prostředků, které jsou využity ve standardním pohonu, doplněny přepínačem AMW žádaných hodnot, ovládaným prostřednictvím první paměti MA1 adresy z technologického logického procesoru LP2 přes druhou adresovou sběrnici A2, druhou řídicí sběrnici C2 a druhou výstupní datovou sběrnici D02 a analogovým multiplexerem £MT časovačích členů pro zadání příslušných časových úseků, ovládaným prostřednictvím paměti MA2 adresy· U tohoto bleku je navíc nutnoIt is particularly advantageous to use a substantially identical hardware means to be used in a standard drive to complete the technological part of the controller, complemented by a setpoint switch AMW controlled via the first MA1 address memory from the LP2 processor via the second address bus A2, the second control bus C2 and a second output data bus D02 and an analogue multiplexer £ MT of timing members for inputting respective time slots controlled by the address memory MA2.

252 271 analogový údaj převést A/D převodníkem ADC na číslo, kterým se plní softwareový čítač pro určení příslušného časového intervalu, Tento poněkud komplikovaný způsob zadání časových intervalů je zvolen proto, že v prostředí cukrovaru těžko vyhoví jiný ovládací prvek než krytý potenciometr a ovládání časů např. z membránové klávesnice, která by v daném prostředí rovněž vyhověla, není vhodná vzhledem k běžné úrovni údržby cukrovarnických zařízení. Celá technologická regulace je pak řízena sekvenčně na základě programu uloženého v paměti typu PROM. která je součástí logického procesoru. Přitom celý obsah paměti proměnných je možno po skupinách zobrazit na displeji z LED diod, a tak se snadno orientovat v činnosti regulátoru. Součástí tohoto řeše ní je samozřejmě pamět havarii i provozních stavů, takže v případě poruch se může velmi snadno identifikovat porucha, která zavinila odstavení odstředivky. Použitím logického procesoru se snižují nároky na údržbu a usnadňuje se její činnost. Využití dvouprocesorového systému podstatně /cca 3x/ snižuje objem použitých součástek ve srovnání s klasickým pevně propojeným logickým řešením a odpovídajícím způsobem rovněž zvyšuje spolehlivost pohonu, a tím i celé odstředivky.252 271 analog data convert ADC to ADC to fill the software counter to determine the appropriate time interval, This somewhat complicated way of entering time intervals is chosen because in the sugar factory environment difficult to control other than the covered potentiometer and time control for example, a membrane keypad that also complies with the environment is not suitable due to the normal level of maintenance of the sugar industry. The whole technological control is then controlled sequentially on the basis of a program stored in the PROM memory. which is part of the logical processor. At the same time, the entire contents of the variable memory can be displayed in groups on the display from the LEDs, and thus easily navigate the controller. Of course, the solution includes both the memory of the accident and the operating states, so that in the event of malfunctions, the malfunction that caused the centrifuge to shut down can be easily identified. The use of a logic processor reduces maintenance and simplifies operation. The use of a dual-processor system significantly (approx. 3x) reduces the volume of components used compared to a conventional hardwired logic solution and accordingly also increases the reliability of the drive and thus of the entire centrifuge.

P S E D M Ž T vtvá l e z ϋP S E D M Ž T faces from z

Claims

P S E D M Ž T faces from z

252 271

1 »Connection of a sugar beet centrifuge control system with two logical processors, characterized in that the 2« basic logical processor (LPI) is connected via a first address bus (A1) to a first block (111) of logic inputs, to a first block (101) of logic outputs, with comparator / EL / limit and emergency states and interface / IPR / controller, first via data input bus / DII / with first block / Lil / logic inputs, and comparator / I £ L / limit and emergency states, via first output the data bus (D01) and the first control bus (01) with the first block (L01) of the logic outputs and the interface (IPR) of the controller whose output is connected via the (RB) bus to the controller input (R) whose first input is connected to the output switches / AM® / setpoints, connected further to the first input of comparator (K2) inter alia the block output (N) of normalization, coupled to the comparator input (K1) of limit and emergency conditions, and the second input of the controller (R), the output of which is connected to the system input (STM) of thyristor converters; a second motor drive output Al, mechanically coupled to the centrifuge technology part (TO), wherein the output of the measured quantities of the system (STM) of the thyristor converters is coupled to the block input (N) and the logical input of the system (SM) of the thyristor converters a second logical output group of the first logical output block (101) whose first logical output group is associated with the first logical input group of the second logical input block (112) whose second logical input group is associated with the logical signal output of the centrifugal block (TO) and whose third group of logical inputs is associated with the logical sign outputs from the control panel (OP), which is further connected by its signaling inputs to the third group of logical outputs of the second block (L02) of the logical outputs, whose second group of logical outputs is connected to the logical inputs of the block (TO)

252 271 of the centrifuge and whose first group of logical outputs is connected to the first group of logical inputs of the first block (Lil) of logical inputs, whose second group of logical inputs is connected to the outputs of the system / STM / thyristor converters and technological logic processor (LP2) address bus (A2) connected to the second block (LI2) of logic inputs, with the second block (L02) of logic outputs, with comparator (K2) of control deviations, register of A / D converter / RAD / with first / MA1 / and second memory / MA2 (address) via a second input data bus (DI2) with a second logic input block (YL2), a comparator (K2) of control deviations and an A / D converter register (RAD) via a second output data bus (D02) and a second control bus / 02 / with a second logic output block (L02) and a first (MA1) and second address memory (MA2), the output of the first address memory (MA1) being s connected to the setpoint switch (AMW) and the output of the second address memory (MA2) is connected to the address input of the analog multiplexer (AMT) of timing members whose inputs are connected to the potentiometers (ZT) for time input and whose output is connected to the converter input / ADO /, whose output is connected to the input of the A / D converter register (RAD) and the inputs of the switch / AMW / setpoints are connected to two groups of potentiometers (ZW) and (Zl) for setting speed setpoints and current limit setpoints ·

2. Connection of the control system according to claim 1, characterized in that the first and second blocks (L1) and / L12 of the logic inputs and / or the logical inputs are connected. the first and second blocks (L01) and (L02) of the logical outputs, respectively. the basic logic processor (LP1) and the technological logic processor (LP2) are composed of the same electronic circuits.