CS253066B1

CS253066B1 - Monostable circuit

Info

Publication number: CS253066B1
Application number: CS846857A
Authority: CS
Inventors: Jiri Falt; Pavel Glajc
Original assignee: Jiri Falt; Pavel Glajc
Priority date: 1983-05-24
Filing date: 1983-05-24
Publication date: 1987-10-15
Also published as: CS685784A1; CS366483A1; CS253051B1

Abstract

Zapojení monostabilního obvodu využívá bistabilní klopný obvod, jehož druhý výstup je spojen přes odpor s asynchronním vstupem klopného obvodu, který je připojen jednak přes kondénzátor na zem a jednak na anodu diody, jejíž katoda je využita jako vstup.The connection of the monostable circuit uses a bistable flip-flop, the second output of which is connected via a resistor to the asynchronous input of the flip-flop, which is connected via a capacitor to ground and to the anode of a diode, the cathode of which is used as an input.

Description

Vynález řeší nové zapojení monostabilního obvodu.The invention solves a new connection of a monostable circuit.

Monostabilní obvody pro použití v číslicové technice pro TTL logiku se dnes řeší výhradně pomocí integrovaných monostabilních obvodů nebo klasickým zapojením pomocí hradel NAND. Podle použitého způsobu zapojení vychází jeden až dva monostabilní obvody na pouzdro.Monostable circuits for use in digital technology for TTL logic are now solely solved using integrated monostable circuits or conventional wiring using NAND gates. Depending on the connection method used, one or two monostable circuits are provided per housing.

Nevýhodou dosavadního řešení je to, že tyto obvody jsou devizově nákladné a při klasickém zapojení je monostabilní obvod náročnější na počet součástek.The disadvantage of the present solution is that these circuits are expensive in terms of foreign exchange and in the case of conventional connection the monostable circuit is more demanding on the number of components.

Tyto nevýhody odstraňuje zapojení monostabilního obvodu podle vynálezu, jehož podstatou je, že bistabilní klopný obvod má druhý výstup spojen přes odpor s asynchronním vstupem bistabilního klopného obvodu, který je uzemněn přes kondenzátor a připojen na anodu diody, jejíž katoda tvoří vstup.These disadvantages are overcome by the connection of the monostable circuit according to the invention, which is based on the fact that the bistable flip-flop has a second output connected via a resistor to the asynchronous input of the bistable flip-flop.

Příklad zapojení je zobrazen na výkrese. Obr. 1. představuje zapojení, které využívá bistabilního klopného obvodu J-K. Na obr. 2 je funkční tabulka zapojení.An example of wiring is shown in the drawing. Giant. 1. represents a circuit that uses a bistable flip-flop J-K. Fig. 2 shows a functional wiring table.

Druhý výstup 5 bistabilního klopného obvodu J-K 11 je spojen přes odpor 7_ s asynchronním vstupem 2 klopného obvodu 11, který je připojen přes kondenzátor na zem. Na asynchronní vstup 6^ je dále připojena anoda diody 2· Její katoda je využita jako vstup RESET 10. První vstup 1., druhý vstup 2 a třetí vstup _3 klopného obvodu 11 jsou v zapojení využity ve funkcích CL, CS, Set. První výstup £ je Q, druhý výstup _5 je Q.The second output 5 of the bistable flip-flop 11 is connected via a resistor 7 to the asynchronous input 2 of the flip-flop 11, which is connected to the ground via a capacitor. The anode of diode 2 is further connected to the asynchronous input 6. Its cathode is used as the RESET 10 input. The first input 1, the second input 2 and the third input 3 of the flip-flop 11 are used in CL, CS, Set functions. The first output 5 is Q, the second output 5 is Q.

Na první vstup 1. se přivádí signál, který spouští obvod. Na asynchronním vstupu druhém vstupu 2 a třetím vstupu 3. obvodu předpokládáme úroveň H. Sestupná hrana na prvním vstupu 2 nastaví na prvním výstupu 2 úroveň H a na druhý výstup 2 úroveň L. Přes odpor 2 ^se vybíjí kondenzátor 2 ^a% okamžiku, kdy jeho napětí klesne na úroveň L. V tuto chvíli přejde obvod do počátečního stavu. Obvod je tedy spouštěn sestupnou hranou.The first input 1 receives a signal that triggers the circuit. Assume level H at the asynchronous input of second input 2 and third input of circuit 3. The falling edge at first input 2 sets H to level 1 and output level L to second. Despite resistance 2 ^, capacitor 2 ^and the voltage drops to L. At this point, the circuit goes into its initial state. The circuit is therefore triggered by the falling edge.

C*—*C*-*

Na výstupu dostáváme kladný i negovaný puls, jehož doba trvání J je dána hodnotou kondenzátoru 2 a odporu j7- Další vstupy jsou využity pro asynchronní provoz obvodu. Vstupem 2 je možno na prvním výstupu 5 nastavit úroveň H a na výstupu 5 (druhém) úroveň L.At the output we get both positive and negated pulse, whose duration J is given by the value of capacitor 2 and resistance j7. Other inputs are used for asynchronous operation of the circuit. Input 2 can be set to H on level 1 and output to L (level 2).

Funkci obvodu lze synchronně zablokovat druhým vstupem A -J . Zapojení, která využívají bistabilního obvodu J-K využívají asynchronního vstupu RESET 10 pro nastavení počátečního stavu.Circuit function can be synchronously disabled by second input A -J. Connections that use a bistable circuit J-K use the asynchronous RESET 10 input to set the initial state.

Popisovaný obvod lze zapojit ve dvou variantách. Podle první varianty přivádíme prvnímu vstupu 1. hodinový vstup CL, druhému vstupu 2 vstup J a třetímu vstupu 2 vstup S. Prvnímu výstupu £ odpovídá výstup Q, druhému výstupu 2 výstup Q.The described circuit can be connected in two variants. According to the first variant, the first input 1 is clock input CL, the second input 2 is input J and the third input 2 is input S. The first output £ corresponds to output Q, the second output 2 corresponds to output Q.

Podle druhé varianty přivádíme vstupu 2 hodinový vstup CL, druhému vstupu 2 vstup K, třetímu vstupu 2 vstup R, prvnímu výstupu £ výstup Q a druhému výstupu 2 odpovídá výstup Q.According to the second variant, the input 2 hours input CL, the second input 2 input K, the third input 2 input R, the first output £ output Q and the second output 2 corresponds to output Q.

Obě zapojení pracují obdobně. Obvod je spouštěn sestupnou hranou signálu a na výstupu dostaneme kladný i negovaný puls. Funkce ostatních vstupů jsou u obou zapojení obdobné. Odpor 7 může být u obou zapojení v rozsahu O-5Ooíi.. Velikost kapacity kondenzátoru 2 j^e libovolná. Délka pulsu se určí'ze vztahu: T = 0,7 RC [s , _SL , f] .Both involved work similarly. The circuit is triggered by the falling edge of the signal and at the output we get both positive and negated pulse. The functions of the other inputs are similar for both connections. Resistor 7 can be both involvement in the range O-5Ooíi .. Size Capacitance 2 ^e j arbitrary. The pulse length is determined by the relation: T = 0.7 RC [s, _SL, f].

Claims

SUBJECT OF THE INVENTION

A monostable circuit, characterized in that the bistable flip-flop (5) is connected via a resistor (7) to the asynchronous input (6) of the flip-flop (1) is connected via a capacitor (8) to ground and cathode forming an input (10).

(11) has a second output), wherein the asynchronanode of the diode (9) is