CS253366B1 - Connection of level and time voltage analyzer - Google Patents
Connection of level and time voltage analyzer Download PDFInfo
- Publication number
- CS253366B1 CS253366B1 CS85480A CS48085A CS253366B1 CS 253366 B1 CS253366 B1 CS 253366B1 CS 85480 A CS85480 A CS 85480A CS 48085 A CS48085 A CS 48085A CS 253366 B1 CS253366 B1 CS 253366B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- terminal
- gate
- comparator
- Prior art date
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Zapojení se týká oboru elektrického měření elektrických i neelektrických veličin časově proměnného elektrického napětí a řeší jednoduché provádění hladinové a časové analýzy elektrického napětí v obou polaritách. Provádění takové analýzy je potřebné při nasazování přístrojů a systémů automatizační techniky do prů myslových provozů a objektů, ve kterých lze očekávat vyšší hladinu elektromagnetického rušení. Podstata zapojení -spočívá v elektrickém zapojené komparátorů, společné vstupní sběrnice, logických hradel a čítačů impulsů. Toto zapojení umožňuje provádění jednoduché a rychlé hladinové a časové analýzy časově proměnného elektrického napětí. Zapojení může být použito ve všech oborech národního hospodářství, ve kterých je potřeba provádět hladinovou a časovou analýzu časově proměnných napětí (např. impulsních'rušivých napětí) nebo k vyhledávání jejich zdrojů.The connection concerns the field of electrical measurement of electrical and non-electrical quantities of time-varying electrical voltage and solves the simple implementation of level and time analysis of electrical voltage in both polarities. Implementation of such analysis is necessary when deploying automation equipment and systems in industrial operations and facilities in which a higher level of electromagnetic interference can be expected. The essence of the connection - lies in the electrical connection of comparators, a common input bus, logic gates and pulse counters. This connection allows for simple and fast level and time analysis of time-varying electrical voltage. The connection can be used in all sectors of the national economy in which it is necessary to perform level and time analysis of time-varying voltages (e.g. impulse interference voltages) or to search for their sources.
Description
Vynález se týká zapojení hladinového a ěaaováho analyzáto· ru elektrického napětí# ďde o elektrické zapojení, jímž se řeší jednoduché provádění hladinová a časové analýzy elektrického napětí v obou polaritách»The invention relates to the connection of a level and aa voltage analyzer. It is an electrical connection which solves the simple conducting of the level and time analysis of the voltage in both polarities.
Dosud používané analyzátory elektrických napětí se vyzná· čují značnou složitostí obvodového uspořádání» Obvykle je na vstupu takového zařízení vzorkovací zesilovač, který provede výběr vzorků analyzovaného napětí» Tyto vzorky analyzovaného napětí jsou analogovš-číslicovým převodníkem převedeny do číselné formy (dat) a postupně ukládány do číslicové paměti» Data, uložená v paměti, lze zpracovat různým způsobem, obvyklým pro výpočetní techniku· Lze například uložených dat použít ke zpětnému zobrazení (rekonstrukci) původního časového průběhu analyzovaného napětí nebo k provedení výpočtu frekvenční analýzy pomocí 3feurlerovy transformace a podobně» Výhodou tohoto řešení je vysoká přesnost měření a analýzy analyzovaných elektrických napětí» Nevýhodou tohoto řešení je jednak vysoká cena (ekonomické hledisko) a jednak omezená pracovní rychlost, která je limitována hlavně maximální pracovní rychlostí použitého analogově-ěíslicoVého převodníku a maximální rychlostí- zápisu převedených dat do použité číslicové paměti (technické hledisko)»The voltage analyzers used so far are characterized by considerable complexity of the circuit arrangement. »Usually there is a sampling amplifier at the input of such a device, which selects samples of the analyzed voltage» These samples of analyzed voltage are converted into digital form (data) and sequentially stored digital memory »The data stored in the memory can be processed in various ways usual for computer technology · For example, the stored data can be used to display (reconstruct) the original time course of the analyzed voltage or to perform frequency analysis calculation using 3feurler transform and the like high accuracy of measurement and analysis of analyzed electrical voltages »The disadvantage of this solution is high price (economical aspect) and limited working speed, which is ximum working speed of used analog-to-digital converter and maximum speed - writing of converted data into used digital memory (technical aspect) »
Výše uvedené nedostatky jsou odstraněny zapojením hladinového a časového analyzátoru elektrického napětí, jehož vstupní svorky jsou připojeny na zdroj analyzovaného elektrického napětí· Jeho podstata spočívá v tom, že paralelně ke vstupním svorkám je připojen vstupní odpor a současně je k první vstupní svorce připojena společná vstupní sběrnice, která propojuje neinvertující vstup prvního komparátoru analýzy kladného napětí s invertují cím vstupem třetího komparátoru analýzy záporného napětí» Výstup prvního komparátoru analýzy kladného napětí je připojen na invertující vstup druhého komparátoru, jehož neinvertující vstup je připojen na. obvodovou zem a jehož výstup je připojen na první odpor zpětné vazby, který je druhým koncem připojen současně na invertující vstup prvního komparátoru analýzy kladného napětí a na odpor zdroje kladného referenčního napětí a současně je výstup druhého komparátoru připojen na první ochranný odpor, jehož druhý konec je současně spojen s první rychlou ze— nerovou diodou a jedním vstupem prvního dvouvstupového hradlaThe above-mentioned shortcomings are eliminated by the connection of the level and time voltage analyzer, whose input terminals are connected to the source of the analyzed voltage. Its essence is that the input resistor is connected in parallel to the input terminals and the common input bus is connected to the first input terminal. which connects the non - inverting input of the first positive voltage comparator to the inverting input of the third negative voltage comparator »The output of the first positive voltage comparator is connected to the inverting input of the second comparator whose non - inverting input is connected to. the perimeter ground and whose output is connected to the first feedback resistor, which is connected at the other end simultaneously to the inverting input of the first positive voltage comparator and the positive reference voltage resistor, and the second comparator output is connected to the first protective resistor whose second end is simultaneously connected to the first fast diode diode and one input of the first two-input gate
- 2 253 366 hladinové analýzy kladného napětí, jehož druhý vstup je propojen současně s jedním vstupem prvního třívstupového hradla a jedním vstupem druhého dvouvstupového hradla a svorkou pro připojení zdroje blokovacího napětí. Výstup prvního dvouvstupového hradla je propojen s druhým vstupem prvního třívstupového hradla, jehož třetí vstup & propojen se svorkou pro připojení zdroje měrného kmitočtu a jehož výstup £ připojen na vstup prvního čitače impulsů, jehož výstup je připojen na konektor výstupní datové sběrnice* Výstup prvního dvouvstupového hradla je rovněž připojen na vstup druhého čitače impulsů, jehož výstup je připojen na konektor výstupní datové sběrnice* Výstup třetího komparátoru analýzy záporného napětí je připojen na neinvertující vstup čtvrtého komparátoru, jehož invertující vstup je připojen na obvodovou zem a jehož výstup je připojen na druhý odpor zpětné vazby, jehož druhý konec je připojen současně na neinvertu jící vstup třetího komparátoru a na odpor zdroje záporného referenčního napětí a současně je výstup čtvrtého komparátoru připojen na druhý ochranný odpor, jehož druhý konec je spojen s druhou rychlou zenerovou diodou a současně s jedním vstupem druhého dvouvstupového hradla a s jedním vstupem druhého třívstupového hradla, jehož výstup je; připojen na vstup třetího čitače impulsů, jehož výstup je připojen na konektor výstupní datové sběrnice a výstup druhého dvouvstupového hradla je připojen na vstup čtvrtého čitače impulsů, jehož výstup je připojen ňa konektor výstupní datové sběrnice*Positive voltage level analysis, the second input of which is coupled simultaneously with one input of the first three-input gate and one input of the second two-input gate, and a terminal for connecting a blocking voltage source. The output of the first two-input gate is connected to the second input of the first three-input gate, whose third input & is connected to the terminal for connecting the source of the frequency frequency and whose output is connected to the input of the first pulse counter. it is also connected to the input of the second pulse counter whose output is connected to the output bus connector * The output of the third negative voltage comparator is connected to the non-inverting input of the fourth comparator whose inverting input is connected to the perimeter ground and the second end of which is connected simultaneously to the non-inverting input of the third comparator and to the resistance of the source of the negative reference voltage, and at the same time the output of the fourth comparator is connected to the second protective resistor whose second end is connected a second fast zener diode and at the same time one input of a second two-input gate and one input of a second three-input gate whose output is; connected to the input of the third pulse counter whose output is connected to the output data bus connector and the output of the second two-input gate is connected to the input of the fourth pulse counter whose output is connected to the output data bus connector *
Zapojení podle vynálezu podstatně zkracuje dobu přeměny analyzovaného elektrického; napětí na data na výstupu datové sběrnice?a tím umožňuje provádění hladinové a časové analýzy velmi rychlých změn elektrického napětí.The circuitry of the invention substantially reduces the conversion time of the analyzed electrical; voltage on the data at the data bus output ? thus allowing level and time analysis of very rapid changes in electrical voltage.
Na připojeném výkresu £ schematicky nakreslen příklad zapojení hladinového a časového analyzátoru elektrického napětí podle vynálezu* Zapojení hladinového a časového analyzátoru je opatřeno vstupními svorkami 1, 2, ke kterým je paralelně připojen odpor vstupu 6.In the accompanying drawing, there is shown schematically an example of the connection of a level and time analyzer according to the invention. The connection of the level and time analyzer is provided with input terminals 1, 2 to which the input resistance 6 is connected in parallel.
K první vstupní svorce 1 je dále připojena společná vstupní sběrnice; 5, která je současně připojena na invertující vstup třetího komparátoru 18 a neinvertující vstup prvního komparátoru 8, Druhá vstupní svorka 2 je propojena se svorkou 31 obvodové země* Výstup prvního komparátoru 8 je připojen na invertují253 366In addition, a common input bus is connected to the first input terminal 1; 5, which is simultaneously connected to the inverting input of the third comparator 18 and the non-inverting input of the first comparator 8, the second input terminal 2 is connected to the terminal 31 of the peripheral ground.
- 3 cí vstup druhého komparátoru 9, jehož neinvertující vstup je spojen s obvodovou zemí· Výstup druhého komparátoru 9 je připojen současně pa první odpor 10 zpětné vazby a na první ochranný odpor 11. Druhý konec odpor# 3Ό zpětné vazby je připojen na invertují cí vstup prvního komparátoru 8 a současně v sérii s odporem 7 zdroje kladného referenčního napětí na svorku 3 kladného referenčního napětí· Druhý konec prvního ochranného odporu 11 je spojen s katodou první rychlé zenerovy diody 12 a současně s prvním vstupem prvního dvouvstupového hradla 13» Anoda první rychlé zeneřovy diody 12 je spojena s obvodovou zemí· V případě, že výstup druhého komparátoru 9 je kompatibilní s prvním vstupem prvního dvouvstupového hradla 13, mohou být první ochranný odpor 11 a první rychlá zenerova dioda 12 ze zapojení dle vynálezu vypuštěny· Druhý vstup prvního dvouvstupového hradla 13 je současně propojen s prvním vstupem prvního třívstupového hradla 14 a a prvním vstupem druhého třívstupového hradla 24 a s prvním vstupem druhého dvouvstupového hradla 23 a se svorkou 27 blokovacího napětí* Výstup prvního dvouvstupového hradla 13 je připojen na druhý vstup prvního třívstupového hradla 14 a současně na vstup druhého čítače 16 impulsů· Třetí vstup prvního třívstupového hradla 14 je spojen se druhým vstupem druhého třívstupového hradla 24 a současně se svorkou 28 měrného kmitočtu. Výstup prvního třívstupového hradla 14 je připojen na vstup prvního čitače 15 impulsů, jehož výstup je připojen na první konektor 29 datové sběrnice. Výstup druhého čitače 16 impulsů je připojen na druhý konektor 30 datové sběrnice;· Výstup třetího komparátoru 18 je připojen na neinvertující vstup čtvrtého komparátoru 19, jehož invertující vstup je spojen 8 obvodovou zemí· Výstup čtvrtého komparátoru 19 je současně připojen na druhý odpor 20 zpětné vazby a na druhý ochranný odpor 21· Druhý konec druhého odporu 20 zpětné vazby £ připojen na neinvertující vstup třetího komparátoru 18 a současně v sérii s odporem 17 zdroje záporného referenčního napětí je připojen na svorku 4 záporného referenčního napětí. Druhý konec druhého ochranného odporu 21 je připojen na katodu druhé rychlé zenerovy diody 22 a současně na druhý vstup druhého dvouvstupového hradla 23 a na třetí vstup druhého třívstupového hradla 24. Anoda druhé rychlé zenerovy diody 22 je spojena· The second comparator 9 output is connected simultaneously to the first feedback resistor 10 and to the first protective resistor 11. The other end of the # 3Ό feedback resistor is connected to the inverting input. The second end of the first protective resistor 11 is coupled to the cathode of the first fast zener diode 12 and at the same time to the first input of the first two-input gate 13. If the output of the second comparator 9 is compatible with the first input of the first two-input gate 13, the first protective resistor 11 and the first fast zener diode 12 may be omitted from the circuit according to the invention. it is also connected to the first input The output of the first two-input gate 13 is connected to the second input of the first three-input gate 14 and at the same time to the input of the second 16-pulse counter. the input of the first three-input gate 14 is coupled to the second input of the second three-input gate 24 and simultaneously to the specific frequency terminal 28. The output of the first three-input gate 14 is connected to the input of the first pulse counter 15, the output of which is connected to the first connector 29 of the data bus. The output of the second pulse counter 16 is connected to the second data bus connector 30. The output of the third comparator 18 is connected to the non-inverting input of the fourth comparator 19, whose inverting input is connected to 8 circuit ground. and to the second protective resistor 21 · The other end of the second feedback resistor 20 is connected to the non-inverting input of the third comparator 18 and at the same time in series with the negative reference voltage resistor 17 is connected to the negative reference terminal 4. The other end of the second protective resistor 21 is connected to the cathode of the second fast zener diode 22 and simultaneously to the second input of the second two-input gate 23 and to the third input of the second three-input gate 24. The anode of the second fast zener diode 22 is connected
253 3Ββ253 3Ββ
- 4 s obvodovou zemí· V případě, že výstup čtvrtého komparátoru 19 je kompatibilní s druhým vstupem druhého dvouvstupového hradla 23 a se třetím vstupem druhého třívstupového hradla 24, mohou být druhý ochranný odpor 21 a druhá rychlá zenerova dioda 22 ze zapojení dle vynálezu vypuětěny. Výstup druhého třívstupového hradla 24 je připojen na vstup třetího čitače 25 impulsů, jehož výstup je připojen na třetí konektor 32 datové sběrnice· Výstup druhého dvouvstupového hradla 23 je připojen na vstup čtvrtého čitače 26 impulsů, jehož výstup je připojen na čtvrtý konektor 33 výstupní datové sběrnice.If the output of the fourth comparator 19 is compatible with the second input of the second two-gate gate 23 and the third input of the second three-gate gate 24, the second protective resistor 21 and the second fast zener diode 22 may be omitted from the circuit according to the invention. The output of the second three-input gate 24 is connected to the input of the third pulse counter 25, the output of which is connected to the third data bus connector 32. The output of the second two-input gate 23 is connected to the input of the fourth pulse counter 26 .
Zapojení hladinového a časového analyzátoru elektrického napětí je připojeno vstupními svorkami 1, 2 ke zdroji analyzovaného elektrického napětí. Pokud hodnota analyzovaného napětí nepřestoupí v kladné polaritě hodnotu napětí kladného zdroje referenčního napětí, připojeného ke svorce 3 kladného referenčního napětí, setrvává výstup prvního komparátoru 8 ve stavu záporného výstupního napětí a výstup druhého komparátoru 9 ve stavu kladného výstupního napětí, jehož působením je prostřednictvím prvního ochranného odporu 11 a první rychlé zenerovy diody 12 vytvořena na prvním vstupu prvního dvouvstupového hradla 13 logická úroveň H. Ve statickém stavu je na svorku 27 blokovacího napětí připojen zdroj blokovacího spětí s logickou úrovní Η» Na svorku 28 měrného kmitočtu je trvale připojen zdroj logického signálu měrného kmitočtu. Ve statickém stavu je na výstupu prvního dvouvstupového hradla 13 logická úroveň L a na výstupu prvního třívstupového hradla 14 logická úroveň H. Překročí-li hodnota analyzovaného elektrického napětí v kladné polaritě hodnotu napětí kladného zdroje referenčního napětí, přejde výstup prvního komparátoru__8 do stavu kladného výstupního napětí a výstup druhého komparátoru 9 do stavu záporného výstupního napětí, jehož působením je prostřednictvím prvního ochranného odporu 11 a první rychlé zenerovy diody 12 vytvořena na prvním vstupu prvního dvouvstupového hradla 13 logická úroveň L a na jeho výstupu logická úroveň H. Tato změna logické úrovně vyvolá změnu číselného stavu výstupu připojeného druhého čitače 16 impulsů,a tím i změnu číselného stavu připojenéThe wiring of the voltage level and time analyzer is connected by input terminals 1, 2 to the source of the analyzed voltage. If the value of the analyzed voltage does not exceed the positive reference voltage value connected to the positive reference terminal 3, the output of the first comparator 8 remains in the negative output voltage state and the output of the second comparator 9 in the positive output voltage state through the first protective voltage. A logic level H is formed at the first input of the first two-input gate 13 of the resistor 11 and the first fast zener diode 12. In the static state, a blocking voltage source of logic level is connected to the blocking voltage terminal 27. frequency. In the static state, the logic level L is at the output of the first two-port gate 13 and the logic level H at the output of the first three-port gate 14. If the value of the analyzed positive voltage polarity exceeds the positive reference voltage, the output of the first comparator 8 goes into positive output voltage. and outputting the second comparator 9 to a negative output voltage condition, by means of which the first protective resistor 11 and the first fast zener diode 12 create a logical level L at the first input of the first two-input gate 13 and a logical level H at its output. the numerical state of the output of the connected second pulse counter 16 and thus the change of the numerical state of the connected
253 366253 366
- 5 části výstupní datové sběrnice o hodnotu +1 a současně odblokuje druhý vstup prvního třívstupového hradla 14 tak, že se na jeho výstupu objeví negovaný logický signál měrného kmitočtu, který je čitón připojeným prvním čítačem 15 impulsů, a tím se plynule mění (roste) Číselný stav připojené části výstupní datové sběrnice· Popsaný stav zapojení dle vynálezu trvá až do okamžiku, kdy hodnota analyzovaného napětí v kladné polaritě klesne pod hodnotu napětí kladného zdroje referenčního napětí. Potom se obnoví statický stav zapojení. Pokud hodnota analyzovaného napětí nepřestoupí v záporné polaritě hodnotu napětí záporného zdroje referenčního napětí, připojeného ke svorce 4 záporného referenčního napětí, setrvávají výstupy třetího komparátoru 18 a čtvrtého komparátoru 19 ve stavu záporného výstupního napětí, jehož působením prostřednictvím druhého ochranného odporu 21 a rychlé zenerovy diody 22 je vytvořena na připojeném druhém vstupu druhého dvouvstupového hradla 23 a třetím vstupu druhého třívstupového hradla 24 logická úroveň L. Ve statickém stavu je na výstupech druhého dvouvstupového hradla 23 a druhého třívstupového hradla 24 logická úroveň H. Překročí-li hodnota analyzovaného napětí v záporné polaritě hodnotu napětí záporného zdroje referenčního napětí, připojeného ke svorce 4 záporného referenčního napětí, přejdou výstupy třetího komparátoru 18 a čtvrtého komparátoru 19 do stavu kladného výstupního napětí, jehož působením prostřednictvím druhého ochranného odporu 21 a druhé rychlé zenerovy diody 22 je na připojeném druhém vstupu druhého dvouvstupového hradla 23 a třetím vstupu druhého třívstupového hradla 24 vytvořena logická úroveň H. Tato změna logické úrovně vyvolá na výstupu druhého dvouvstupového hradla 23 přechod na logickou úroveň L, která vyvolá změnu číselného stavu výstupu připojeného čtvrtého čítače 26 impulsů,a tím i změnu číselného stavu připojené části výstupní datové sběrnice o hodnotu + 1 a současně odblokuje třetí vstup druhého třívstupového hradla 24 tak, že se na jeho výstupu objeví negovaný logický signál měrného kmitočtu, který je čítán připojeným třetím čítačem 25 impulsů,a tím se plynule mění (roste) číselný stav připojené části výstupní datové sběrnice. Popsaný stav zapojení dle vynálezu trvá až do okamžiku, kdy hodnota analyzovaného napětí- 5 parts of the output data bus by +1, and at the same time unlocks the second input of the first three-input gate 14 so that a negated logic specific frequency signal, which is a chip connected to the first pulse counter 15, appears at its output and changes continuously (increases) Numerical state of the connected part of the output data bus · The described state of the connection according to the invention lasts until the value of the analyzed voltage in the positive polarity drops below the value of the voltage of the positive source of the reference voltage. Then the static connection status is restored. If the value of the analyzed voltage does not exceed the negative reference voltage value of the negative reference voltage source connected to the negative reference terminal 4, the outputs of the third comparator 18 and the fourth comparator 19 remain in the negative output voltage state through the second protective resistor 21 and fast zener diode 22 the logic level L is formed at the connected second input of the second two-gate gate 23 and the third input of the second three-gate gate 24. In the static state, the logic level H is at the outputs of the second two-gate gate 23 and the second three-gate gate 24. the voltage of the negative reference voltage source connected to the negative reference voltage terminal 4, the outputs of the third comparator 18 and the fourth comparator 19 go to the positive output n state. and by the action of the second protective resistor 21 and the second fast zener diode 22, a logic level H is formed at the connected second input of the second two-gate gate 23 and the third input of the second three-gate gate 24. level L, which causes a change in the numeric state of the output of the connected fourth pulse counter 26, thereby changing the numeric state of the connected part of the output data bus by + 1, and at the same time unlocking the third input of the second three-input gate 24 so that a negative logic signal of the specific frequency, which is counted by the connected third pulse counter 25, thereby continuously changing (increasing) the numerical state of the connected part of the output data bus. The described state of connection according to the invention lasts until the value of the analyzed voltage
253 366 v záporné polaritě klesne pod hodnotu napětí záporného zdroje referenčního napětí# Potom se obnoví statický stav zapojení. Zpětnovazební odpory 10, 20 zavádějí do zapojení kladnou zpětnou vazbu, která odstraňuje vs,nik neurčitých stavů v okolí rovnosti hodnot analyzovaných a referenčních napětí a současně působí na urychlení činnosti použitých komparátorů 8, £, 18, 19,253 366 in the negative polarity drops below the value of the negative reference voltage source # Then the static wiring is restored. The feedback resistors 10, 20 introduce positive feedback into the circuit, which removes all indeterminate states in the vicinity of the equality of the values of the analyzed and reference voltages and at the same time acts to accelerate the operation of the comparators 8, 18, 19 used.
Zapojení podle vynálezu měří (registruje) počet překročení hodnoty analyzovaného elektrického napětí v obou polaritách přes nastavené hodnoty napětí referenčních zdrojů a současně měří (registruje) délky časových intervalů, po které toto překročení trvá# Současným použitím opakovaného zapojení podle; vynálezu, která jsou připojena na společnou vstupní sběrnici 5. lze provádět vícenásobnou hladinovou a časovou analýzu elektrického napětí# Zapojení dle vynálezu umožňuje provádět buď hladinovou a časovou analýzu jednotlivých změn (impulsů) analyzovaného elektrického napětí výpisem naměřených dat z výstupní datová sběrnice po ukončení každé jednotlivé změny analyzovaného napětí^nebo statistickou hladinovou a časovou analýzu analyzovaného elektrického napětí výpisem naměřených dat v periodických časových intervalech# Přitom se předpokládá vynulování obsahu všech čitačů impulsů po každém provedeném výpisu. Dále se předpokládá po dobu trvání výpisu naměřených dat zablokování všech dvouvstupových a třívstupových hradel změnou hodnoty zdroje blokovacího napětí, připojeného ke svorce; 27 blokovacího napětí na logickou úroveň L. Rovněž lze naměřená data převést z výstupní datové sběrnice analyzátoru do počítače za účelem jejich dalšího zpracování, např# provedení výpočtu celkové elektrické energie jednotlivých změn (impulsů) apod. Vynálezu dle zapojení může být použito v oboru elektrických měření elektrických a neelektrických veličin, zejména pro hladinovou a časovou analýzu časově proměnných elektrických napětí# V případě, že při analýze elektrického naqpětí nevadí malé změny hodnot analyzovaného elektrického napětí na společné sběrnici 5, lze druhý komparátor 9 a čtvrtý komparátor 19 ze zapojení dle vynálezu vypustit# V tom případě výstupy prvního komparátoru 8 a třetího komparátoru 18 budou zapojeny do uzlů, tvořených odpory zpětné vazby 10 ( resp. 20) a ochrannými odpory 11The circuitry of the invention measures (registers) the number of exceedances of the analyzed voltage in both polarities over the reference voltage setpoints, and simultaneously measures (registers) the length of time that this exceeds the duration of # Simultaneous use of reconnection according to; 5. Wiring according to the invention allows either level and time analysis of individual changes (pulses) of the analyzed voltage by outputting measured data from the output data bus after each individual termination. changes in the analyzed voltage, or statistical level and time analysis of the analyzed voltage by reading the measured data at periodic time intervals. It is assumed that the contents of all pulse counters are reset to zero after each reading. Furthermore, it is assumed for the duration of the measured data output to block all two-input and three-input gates by changing the value of the blocking voltage source connected to the terminal; 27 blocking voltage to logic level L. Also measured data can be transferred from the analyzer output data bus to a computer for further processing, eg # calculating the total electrical energy of individual changes (pulses), etc. The invention according to the wiring can be used in electrical measurement In the case of low voltage changes of the analyzed voltage on the common bus 5, the second comparator 9 and the fourth comparator 19 can be omitted from the circuit according to the invention. In this case, the outputs of the first comparator 8 and the third comparator 18 will be connected to the nodes formed by the feedback resistors 10 (and 20) and the protective resistors 11, respectively.
- 7 253 366 (respο 21). Přitom druhý konec prvního odporu 10 zpětné vazby nebude připojen na neinvertující vstup prvního komparátoru 8, nýbrž na společnou sběrnici 5.- 7 253 366 (or 21). The second end of the first feedback resistor 10 is not connected to the non-inverting input of the first comparator 8, but to the common bus 5.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS85480A CS253366B1 (en) | 1985-01-24 | 1985-01-24 | Connection of level and time voltage analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS85480A CS253366B1 (en) | 1985-01-24 | 1985-01-24 | Connection of level and time voltage analyzer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS48085A1 CS48085A1 (en) | 1987-03-12 |
| CS253366B1 true CS253366B1 (en) | 1987-11-12 |
Family
ID=5336970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS85480A CS253366B1 (en) | 1985-01-24 | 1985-01-24 | Connection of level and time voltage analyzer |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS253366B1 (en) |
-
1985
- 1985-01-24 CS CS85480A patent/CS253366B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS48085A1 (en) | 1987-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102014214880A1 (en) | Measuring the power consumption of circuit components in operating mode | |
| EP0256637A2 (en) | Phase detector | |
| US4743842A (en) | Tri-state circuit tester | |
| US3453615A (en) | Analog-to-digital converters | |
| KR900001808B1 (en) | Input circuit | |
| CN113325229A (en) | Extensible multi-path voltage measurement method | |
| Walker | A step response based mixed-signal BIST approach | |
| SU1441330A1 (en) | Pulse-frequency functional converter of resistance sensor impedance | |
| SU1580283A1 (en) | Digital ohmmeter | |
| Tsao | Apparatus for accurate dc capacitance-resistance transfer | |
| SU1401408A1 (en) | Device for locating matching terminals in multicore cable | |
| SU1483385A1 (en) | Digital voltmeter | |
| Li et al. | Development of High-precision Dual Integration AD Converter based on MCU and FPGA | |
| SU1705780A1 (en) | Radio-electronic equipment diagnostic tester | |
| SU690326A1 (en) | Temperature-measuring device | |
| SU1372274A1 (en) | Device for measuring time of electromagnetic operation | |
| SU898457A1 (en) | Statistic analyzer | |
| SU1525712A1 (en) | Device of modeling capacitor | |
| SU742811A1 (en) | Device for measuring the difference in amplitude of two discrete electric signals | |
| SU1410275A1 (en) | Integrating voltage-to-number converter | |
| SU911554A1 (en) | Device for taking roots of predetermined order | |
| RU2431233C1 (en) | Analogue-to-digital converter with self-monitoring | |
| SU1004922A1 (en) | Logic probe | |
| SU1049861A1 (en) | Device for measuring time intervals | |
| SU1160280A1 (en) | Device for measuring concentration of petroleum products in water |