CS253546B1 - Způsob zobrazování úsečky na obrazovce a zapojení k provádění tohoto způsobu - Google Patents

Abstract

Cílem řešení Je Jednoduchý a rychlý způsob zobrazování úsečky na obrazovce, Jako? i Jednoduché zaoojení k provádění tohoto způsobu, případně zjednodušení prooramových prostředků k realizací tohoto způsobu. Uvedeného cíle se dosáhne v pravoúhlém bodovém rastru obrazovky s elektromaonetickým nebo elektrostatickým vychylováním a Jasovou modulací elektronového paprsku, postupným zobrazováním bodů, na nichž nebo v jejich blízkosti úsečka leží, od nultého do cílového bodu úsečky, kde z nultého bodu vybíhají čtyři základní řady bodů, tvořící současně osy x, y pravoúhlého souřadnicového systému a počet zobrazovaných bodů úsečky Je dán větší nebo stejnou absolutní hodnotou souřadnic cílového bodu úsečky, z nichž se zjistí kvadrant souřadnicového systému, v němž cílový bod zobrazované úsečky leží. Zapojení k provádění, tohoto způsobu obsahuje multlplexor, sčítačku, střédač a logické obvody. Řešení lze použít u všech zařízení na zpracování informací s grafikou

Description

Vynález se týká způsobu zobrazování úsečky na obrazovce a zapojení k provádění tohoto způsobu.

Zobrazování úsečky na obrazovce se děje pomocí pravoúhlého bodového rastru a jasovou modulací elektronového paprsku, a sice od nultého bodu postupným zobrazováním bodů, na nichž nebo v blízkosti nichž úsečka leží, do cílového bodu. Leží-li úsečka v blízkosti bodů rastru, je třeba vybírat ty nejbližší, aby dojem úsečky byl co nejlepší.

Dosud známý způsob zobrazování úsečky je poměrně složitý, neboť kromě řady operací prováděných nutně před jejím zobrazováním, vyžaduje výpočet tangenty úhlu, který svírá znázorňovaná úsečka s osou x nebo y a před znázorněním každého bodu úsečky je nutné lokalizovat dva sousední body rastru, mezi nimiž úsečka probíhá a z jejich vzájemné vzdálenosti vypočítat, který z nich je bližší úsečce a rozhodnout, který z těchto dvou bodů bude zobrazen. Nevýhodou tohoto způsobu je jeho složitost, vyžadující velmi rychlé a složité prostředky pro jeho realizaci a přesto velká časová náročnost, jež v mnohých případech brzdí rychlost činnosti celého zařízení na zpracování informací.

Uvedené nevýhody odstraňuje způsob zobrazování úsečky na obrazovce a zapojení k provádění tohoto způsobu podle vynálezu. Podstatou způsobu podle vynálezu je, že mezi dvěma základními řadami bodů, vymezujícími zjištěný kvadrant, se stanoví další základní řada bodů, vybíhající z nultého bodu a svírající s těmito dvěma základními řadami bodů úhel 45°, mezi dvěma sousedními z těchto tří základních řad bodů se stanoví pomocná řada bodů, jež vybíhá z nultého bodu a protíná střed vzdálenosti mezi prvními body těchto dvou sousedních základních řad bodů, z těchto dvou sousedních základních řad bodů se určí jako hlavní ta, na níž nebo nejdále od ní na pomocné řadě bodů leží cílový bod úsečky a jako vedlejší druhá z těchto dvou sousedních základních řad bodů, po

253 546 stanovení konstanty hlavního směru a konstanty vedlejšího směru, kde konstanta hlavního směru tvoří minimální ze dvou hodnot, opatřenou záporným znaménkem a konstanta vedlejšího směru maximální z obou hodnot, opatřenou kladný^znaménkem, přičemž první hodnota se rovné menší nebo stejňéYhodnotě souřadnice cílového bodu úsečky a druhá hodnota vznikne odečtením menší nebo stejné absolutní hodnoty souřadnice od větší nebo stejné absolutní hodnoty souřadnice, se při nulové, hodnotě směrovací proměnné zobrazí první bod úsečky v hlavním směru, po zobrazení tohoto a každého dalšího bodu úsečky se k hodnotě směrovací proměnné přičte konstanta hlavního směru, leží-li předchozí zobrazený bod úsečky v hlavním směru, to je ve směru totožném nebo rovnoběžném s hlavní řadou bodů a konstanta vedlejšího směru, leží-li předchozí zobrazený bod úsečky ve vedlejším směru, to je ve směru rovnoběžném s vedlejší řadou bodů, před zobrazením každého dalšího bodu úsečky se po zjištění, že hodnota směrovací proměnné je nulová nebo větší než nula, zobrazí další bod úsečky v hlavním směru a je-li menší než nula, ve vedlejším směru. Podstatou zapojeni podle vynálezu je, že skupina prvních vstupů prvního až posledního bitu multiplexoru tvoří současně první skupinu vstupů zapojení, skupina druhých vstupů prvního až posledního bitu multiplexoru tvoří současně druhou skupinu vstupů zapojení, skupina výstupů prvního^ až posledního bitu multiplexoru je připojena na skupinu prvních vstupů prvního až posledního bitu sčítačky, jejíž skupina výstupů prvního až posledního bitu je připojena na skupinu vstupů prvního až posledního bitu střédače, skupina výstupů prvního až posledního bitu střádače je připojena na skupinu druhých vstupů prvního až posledního bitu sčítačky, přičemž výstup posledního bitu střédače je déle připojen na řídicí vstup multiplexoru, na první vstup prvního dvouvstupového obvodu typu logického součinu a na vstup prvního invertoru, výstup prvního invertoru je připojen na první vstup druhého dvouvstupového obvodu typu logického součinu, jehož výstup tvoří současně první řídicí výstup zapojení, nulovací vstup střádače tvoří současně nulovací vstup zapojení, druhý vetup prvního dvouvstupového obvodu typu logického součinu je připojen na druhý vstup druhého dvouvstupového obvodu typu logického součinu a na vstup druhého invertoru a tvoří současně hodinový vstup zapojení a současně čítači výstup zapojení, výstup prvního dvouvstupového obvodu typu logického součinu tvoří současně druhý řídicí výstup zapojení, výstup druhého invertoru je připojen na hodinový vstup střédače.

253 546

Výhodou způsobu zobrazování úsečky na obrazovce podle vynálezu je jeho jednoduchost a podstatné zrychlení zobrazování úsečky, neboť se při něm používá póze dvou konstant, které jsou odvozeny ze souřadnic cílového bodu zobrazované úsečky pouhým výběrem menších hodnot a vzájemným odečtením, přičemž tyto konstanty platí pro zobrazování všech bodů úsečky a během jejich zobrazování se provádí minimum jednoduchých operací. Současně s tím se dosáhne zjednodušení zapojení i programových prostředků, neboť způsob zobrazování úsečky na obrazovce lze realizovat i programově.

Příklad zapojení k provádění způsobu podle vynálezu je znázorněn na připojených výkresech,na nichž obr. 1 představuje blokové schéma zapojení a obr. 2 část bodového rastru ve zvětšeném měřítku. píp oir. y yprvní vstup 101 prvního bitu multiplexoru 100 pro signál K2/0 tvoří současně první vstup 801 zapojení pro připojení na neznázorněnou řídicí jednotku. Druhý vstup 102 prvního bitu multiplexoru 100 pro signál Kl/0 tvoří současně druhý vstup 802 zapojeni pro připojení na řídicí jednotku. První vstup 103 druhého bitu multiplexoru 100 pro signál K2/1 tvoři současně třetí vstup 803 zapojení pro připojení na řídicí jednotku. Druhý vstup 104 druhého bitu multiplexoru 100 pro signál Kl/1 tvoří současně čtvrtý vstup 804 zapojení pro připojení na řídicí jednotku. První vstup 105 třetího bitu multiplexoru 100 pro signál K2/2 tvoří současně pátý vstup 805 zapojení pro připojení na řídicí jednotku. Druhý vstup 106 třetího bitu multiplexoru 100 pro signál Kl/2 tvoří současně šestý vstup 806 zapojení pro připojení na řídicí jednotku. První vstup 107 čtvrtého bitu multiplexoru 100 pro signál K2/3 tvoří současně sedmý vstup 807 zapojení pro připojení na řídicí jednotku. Druhý vstup 108 čtvrtého bitu multiplexoru 100 pro signál Kl/3 tvoří současně osmý vstup 808 zapojení pro připojení na řídicí jednotku. První vstup 109 pátého bitu multiplexoru 100 pro signál K2/4 tvoří současně děvótý vstup 809 zapojení pro připojení na řídicí jednotku. Druhý vstup 110 pátého bitu multiplexoru 100 pro signál Kl/4 tvoří současně desátý vstup 810 zapojení pro připojení na řídicí jednotku. První vstup 111 šestého bitu multiplexoru 100 pro signál K2/5 tvoří současně jedenáctý vstup 811 zapojení pro připojení na řídicí jednotku. Druhý vstup 112 šestého bitu multiplexoru 100 pro signál Kl/5 tvoří současně dvanáctý vstup 812 zapojení pro připojení na řídicí jednotku.

První vstup 113 sedmého bitu multiplexoru 100 pro signál K2/6

253 546 tvoří současně třináctý vstup 813 zapojení pro připojení na řídicí jednotku. Druhý vstup 114 sedmého bitu multiplexoru 100 pro signál Kl/6 tvoří současně čtrnáctý vstup 814 zapojení pro připojení na řídicí jednotku. První vstup 115 osmého bitu multiplexoru 100 pro signál K2/7 tvoří současně patnáctý vstup 815 zapojení pro připojení na řídicí jednotku. Druhý vstup 116 osmého bitu multiplexoru 100 pro signál Kl/7 tvoří současně šestnáctý vstup 816 zapojení pro připojení na řídicí jednotku. První vstup 117 devátého bitu multiplexoru 100 pro signál K2/8 tvoří současně sedmnáctý vstup 817 zapojení pro připojení na řídicí jednotku. Druhý vstup 118 devátého bitu multiplexoru 100 pro signál Kl/8 tvoří současně osmnáctý vstup 818 zapojení pro připojení na řídicí jednotku. První vstup 119 desátého bitu multiplexoru 100 pro signál K2/9 tvoří současně devatenáctý 'vstup 819 zapojení pro připojení na řídicí jednotku. Druhý vstup 120 desátého bitu multiplexoru 100 pro signál Kl/9 tvoří současně dvacátý vstup 820 zapojení pro připojení na řídicí jednotku. Výstup 0101 prvního bitu multiplexoru 100 je připojen na první vstup 201 prvního bitu sčítačky 200, jejíž výstup 0201 prvního bitu je připojen na vstup 301 prvního bitu střédače 300. Výstup 0102 druhého bitu múltiplexoru 100 je připojen na první vstup 203 druhého bitu sčítačky 200, jejíž výstup 0202 druhého bitu je připojen na vstup 302 druhého bitu střádače 300. Výstup 0103 třetího bitu multiplexoru 100 je připojen na první vstup 205 třetího bitu sčítačky 200, jejíž výstup 0203 třetího bitu je připojen na vstup

303 třetího bitu střádače 300. Výstup 0104 čtvrtého bitu multiplexoru 100 je připojen na první vstup 207 čtvrtého bitu sčítačky 200, jejíž výstup 0204 čtvrtého bitu je připojen na vstup

304 čtvrtého bitu střédače 300. Výstup 0105 pátého bitu multiplexoru 100 je připojen na první vstup 209 pátého bitu sčítačky 200. jejíž výstup 0205 pátého bitu je připojen na vstup 305 pátého bitu střádače 300. Výstup 0106 šestého bitu multiplexoru 100 je připojen na první vstup 211 šestého bitu sčítačky 200, jejíž výstup. 0206 šestého bitu je připojen na vstup 306 prvního bitu střádače 300. Výstup 0107 sedmého bitu multiplexoru 100 je připojen na první vstup 213 ěedmého bitu sčítačky 200, jejíž výstup 0207 sedmého bitu je připojen na vstup 307 sedmého bitu střádače 300. Výstup 0108 osmého bitu multiplexoru 100 je připojen na první vstup 215 osmého bitu sčítačky 200, jejíž výstup 0208 osmého bitu je připojen na vstup 308 osmého bitu střádače 300« Výstup 0109 devátého bitu multiplexoru 100 je připojen na první vstup

253 546

217 devátého bitu Sčítačky 200, jejíž výstup 0209 devátého bitu je připojen na vstup 309 devátého bitu střádače 300« Výstup 0110 desátého bitu multiplexoru 100 je připojen na první vstup 219 sčítačky 200. jejíž výstup 0210 desátého bitu je připojen na vstup 310 desátého bitu střádače 300» Výstup 0301 prvního bitu střádače 300 pro signál ACO je připojen na druhý vstup 202 prvního bitu sčítačky 200. Výstup 0302 druhého bitu střádače 300 pro signál AC1 je připojen na druhý vstup 204 druhého bitu sčítačky 200. Výstup 0303 třetího bitu střádače 300 pro signál AG2 je připojen na druhý vstup 206 třetího bitu sčítačky 200. Výstup 0304 čtvrtého bitu střádače 300 pro signál AC3 je připojen na druhý vstup 208 čtvrtého bitu sčítačky 200. Výstup 0305 střádače 300 pátého bitu pro signál AC4 je připojen na druhý vstup 210 pátého bitu sčítačky 200. Výstup 0306 šestého bitu střádače 300 je připojen na druhý vstup 212 šestého bitu sčítačky 200. Výstup 0307 sedmého bitu střádače 300 pro signál AC6 je připojen na druhý vstup 214 sedmého bitu sčítačky 200. Výstup 0308 osmého bitu střádače 300 pro signál AC7 je připojen na druhý vstup 216 osmého bitu sčítačky 200. Výstup 0309 devátého bitu střádače 300 pro signál AC8 je připojen na druhý vstup 218 devátého bitu sčítačky 200. Výstup 0310 desátého bitu střádače 300 pro signál AC9 je připojen na druhý vstup 220 desátého bitu sčítiděky 200. na řídicí vstup 121 multiplexoru 100. na první vstup prvního dvouvstupového obvodu 400 typu logického součinu a na vstup prvního invertoru 500» Výstup prvního invertoru 500 je připojen na první vstup druhého dvouvstupového obvodu 600 typu logického součinu, jehož výstup pro signál SI tvoří současně první řídicí výstup 0801 zapojení pro připojení na neznázorněnou paměť. Nulovací vstup 311 střádače 300 pro signál ACNUL tvoří současně nulovací vstup 821 zapojení pro připojení na řídicí jednotku. Druhý vstup prvního dvouvstupového obvodu 400 typu logického součinu je připojen na druhý vstup druhého dvouvstupového obvodu 600 typu logického součinu a na vstup druhého invertoru 700 a tvoří současně hodinový vstup 822 zapojení pro signál CLK pro připojení na neznázorněný časový zdroj a současně Čítači výstqp 0803 zapojení prp signál P-l pro připojení na neznázorněný čítač bitů řídicí jednotky. Výstup prvního dvouvstupového obvodu 400 typu logického součinu pro signál S2 tvoří současně druhý řídicí výstup 0802 zapojení pro připojení na neznázorněnou paměť. Výstup druhého invertoru 700 pro signál HOD je připojen na hodinový vstup 312 střádače 300. Je zřejmé, že zapojeni bude pracovat i při jiném počtu bitů.

253 546

Před zobrazením úsečky m (obr. 2) je dán její nultý bod O a souřadnice x = 5, y = 2 jejího cílového bodu C. Tyto údaje se přivedou do řídicí jednotky, která z nich stanoví

1. polohu nultého bodu 0 v pravoúhlém bodovém rastru R, z něhož automaticky vybíhají čtyři základní řady a, b, c, d bodů, tvořící současně osy x a y pravoúhlého souřadnicového systému.,

2. kvadrant souřadnicového systému, v němž leží cílový bod C úséčky m. Protože hodnoty obou souřadnic x, y jsou kladné, bude cílový bod C úsečky m ležet v prvním kvadrantu.

3. další základní řadu e bodů, ležící mezi oběma základními řadami a, b bodů, vycházející z nultého bodu 0 a svírající s oběma základními řadami a, b bodů úhel 45°·

4. mezi dvěma sousedními z těchto tří základních řad a, b, e bodů, to je mezi základními řadami a, e bodů, pomocnou řadu f bodů, jež vybíhá z nultého bodu 0 a protíná střed vzdálenosti mezi prvními body D, E těchto dvou sousedních základních řad a, e bodů.

5. z těchto dvou základních řad a, e* bodů hlavní a vedlejší řadu bodů, a sice jako hlavní řadu bodů tu, na níž nebo nejdále od ní na pomocné řadě f bodů leží dílový bod C úsečky m a jako vedlejší řadu bodů druhou z obou základních řad a, e bodů. Pokud cílový bod C leží na pomocné řadě f, lze za hlavní řadu bodů stanovit kteroukoliv z obou sousedních základních řad a, e bodů. V tomto případě je hlavní řadou bodů základní řada a bodů a vedlejší řadou bodů základní řada e^.bodů.

6. konstantu K1 hlavního směru a konstantu K2 vedlejšího směru z daných souřadnic cílového bodu C. Konstantu K1 hlavního směru tvoří minimální ze dvou hodnot A, B, opatřéná záporným znaménkem a konstantu K2 vedlejšího směru maximální z obou hodnot A, B, opatřená kladným znaménkem, přičemž hodnota A se rovná menši nebo stejné absolutní hodnotě s^-ouřadnice cílového bodu C úsečky m a hodnota B vznikne odečtením menší nebo stejné absolutní hodnoty souřadnice od větší nebo stejné absolutní hodnoty souřadnice. V konkrétním případě činí hodnota A = |2| a hodnota B = {3| . Z toho konstanta K1 - -2 a konstanta K2 = +3.

7. počet zobrazovaných bodů úsečky m, daný větší nebo stejnou absolutní hodnotou souřadnic cílového bodu C úsečky m, tedy 5·

Hodnoty konstanty K1 hlavního směru a konstanty K2 vedlejšího směru se uloží do dvou stejnojmenných vnitřních registrů v řídicí jednotce, přičemž výstupy těchto registrů jsou zapojeny na vstupy 101 až 120 multiplexoru 100. Počet’zobrazovaných bodů úsečky m se uloží do stejnojmenného vnitřního čítače řídicí jed253 546 notky, na jehož vstup je přiváděn signál P-l (obr. 1). Před zahájením zobrazování úsečky m, to je před zobrazením prvního bodu úsečky se střádač vynuluje signálem ACNUL. Obsah čítače činí 5, je tedy nenulový a řídicí jednotka vyšle signál CLK. Obsah střádače 300 je nulový. Nejvyšší bit střádače 300. to je signál AC9 se rovná logické nule. Signál CLK projde dvouvstupovým obvodem 600 typu logického součinu na výstup 0801 a signál SI způsobí v paměti bodů rastru a na obrazovce zobrazení prvního bodu úsečky m, ležícího na hlavní řadě bodů, to je v hlavním směru a jehož souřadnice x = 1, y = 0. Po skončení signálu CLK se jeho zadní hranou k obsahu střádače 300 pomocí signálu HOD přičte konstanta K1 hlavního směru, nebol první bod úsečky m byl zobrazen v hlavním směru, takže obsah střádače 300 činí -2. Současně s tím se zadní hranou signálu CLK odečte jednička od obsahu čítače pomocí signálu P-l, jeho obsah činí 4. Obsah čítače je tedy nenulový. Řídicí jednotka vyšle další signál CLK. Obsah střádače 300 je -2, tedy záporný, což znamená, že příští zobrazovaný bod úsečky m leží ve vedlejším směru, to je ve směru rovnoběžném s vedlejší řadou bodů. Nejvyšší bit střádače 300. to je AC9 se rovná logické jedničce. Signál CLK projde dvouvstupovým obvodem 400 typu logického součinu na výstup 0802 a signál S2 způsobí zobrazení druhého bodu úsečky m, ležícího ve vedlejším směru a jehož souřadnice x = 2, y = 1. Po skončení signálu CLK se jeho zadní hranou k obsahu střádače 300 pomocí signálu HOD přičte konstanta K2 vedlejšího směru, nebol druhý bod úsečky byl zobrazen ve vedlejším směru, takže obsah střádače 300 činí +1. Současně s tím se zadní hranou signálu CLK odečte jednička od obsahu čítače pomocí signálu P-l, jeho obsah činí 3. Obsah čítače je nenulový., zobrazování úseč ky tedy pokračuje. Řídicí jednotka vyšle další signál CLK. Obsah střádače 300 je +1, tedy větší než nula, což znamená, že další, to je třetí zobrazovaný bod úsečky m leží v hlavním směru, to je ve směru rovnoběžném s hlavní řadou bodů. Nejvyšší bit střádače 300. to je signál AC9 se rovná logické nule. Signál CLK projde dvouvstupovým obvodem 600 typu logického součinu na výstup 0801 a signál SI způsobí zobrazení třetího bodu úsečky m, ležícího v hlavním směru a jehož souřadnice x = 3, y = 1. Po skončení signálu CLK se jeho zadní hranou k obsahu střádače 300 pomocí signálu HOD přičte konstanta K1 hlavního směru, nebol třetí bod úsečky m byl zobrazen v hlavním směru. Obsah střádače 300 činí tedy -1. Současně s tím se zadní hranou signálu CLK odečte jednička od obsahu čítače pomocí signálu P-l a jeho obsah tedy činí 2.Obsah čí8

2S3 546 tače je nenulový, zobrazování úsečky m pokračuje. Řídicí jednotka vyšle další signál CLK. Obsah střádače 300 činí -1, to je záporný, což znamená, že další, to je čtvrtý zobrazovaný bod úsečky m leží ve vedlejším směru. Nejvyšší bit střédače 300. to je signál AC9 se rovná logické jedničce. Signál CLK projde dvouvstupovým obvodem 400 typu logického součinu na výstup 08Q2 a signál S2 způsobí zobrazení čtvrtého bodu úsečky m, ležícího ve vedlejším směru, jehož souřadnice x = 4, y = 2. Po skončení signálu CLK se jeho zadní hranou k obsahu střédače 300 pomocí signálu HOD přičte konstanta K2 vedlejšího směru, neboť čtvrtý bod úsečky m byl zobrazen ve vedlejším směru. Obsah střádače 300 činí +2. Současně s tím se zadní hranou signálu CLK odečte jednička* od obsahu čítače pomocí signálu P-l. Jeho obsah tudíž činí 1, je tedy nenulový a zobrazování úsečky m pokračuje. Řídicí jednotka vyšle další signál CLK. Obsah střádače 300 činí +2, je větší než nula, což znamená, že· pátý zobrazovaný bod úsečky m leží v hlavním směru. Nejvyšší bit střádače 300. to je signál AC9 se rovná logické nule. Signál CLK projde dvouvstupovým obvodem 600 typu logického součinu na výstup 0801 a signál SI způsobí zobrazení pátého bodu úsečky m, ležícího v hlavním směru a jehož souřadnice x = 5, y = 2, což je cílový bod C úsečky m. Po skončeni signálu CLK se jeho zadní hraňou k obsahu střádače 300 pomocí signálu HOD přičte konstanta K1 hlavního směru, neboť pátý bod úsečky m byl zobrazen v hlavním směru, takže obsah střédače 300 činí 0. Současně s tím se zadní hranou signálu CLK odečte jednička od obsahu čítače pomocí signálu P-l a jeho obsah činí 0. To znamená, že byl znázorněn poslední, to je cílový bod C úsečky m. Obsah čítače je nulový a proces zobrazování úsečky m je ukončen. Konstanta K1 hlavního směru a konstanta vedlejšího směru zůstávají pro všechny zobrazované body úsečky m nezměněny. Mění se pouze hodnota směrovací proměnné, to je obsah střádače 300. jež udává, ve kterém směru leží následující zobrazovaný bod úsečky m.

Znázornění úsečky m lze analogicky realizovat programem na úrovni strojového kódu počítače nebo mikroprogramem na úrovni elementérních mikroinstrukcí použitého mikroprocesoru. Je samozřejmé, že tímto způsobem lze zobrazovat kružnice, elipsy i jiné křivky, případně písmena, neboť tyto se skládají z většího počtu úseček.

Vynálezu lze použít u všech zařízení na zpracování informací s grafikou.

Claims (2)

1. Způsob zobrazování úsečky na obrazovce s elektromagnetickým nebo elektrostatickým vychylováním a jasovou modulací elektronového paprsku v pravoúhlém bodovém rastru postupným zobrazováním bodů, na nichž nebo v jejichž blízkosti úsečka leží, od nultého do cílového bodu úsečky, kde z nultého bodu vybíhají čtyři základní řady bodů,· tvořící současně osy x, y pravoúhlého souřadnicového systému a počet zobrazovaných bodů úsečky je dán větší nebo stejnou absolutní hodnotou souřadnic cílového bodu úsečky, z nichž se zjistí kvadrant souřadnicového systému, v němž cílový bod zobrazované úsečky leží, vyznačený tím, že mezi dvěma základními řadami (a,b) bodů, vymezujícími zjištěný kvadrant, se stanoví další základní řada (e) bodů, vybíhající z nultého bodu (0) a svírající s těmito dvěma základními řadami (a,b) úhel 45°, mezi dvěma sousedními z těchto tří základních řad bodů (a,b,e) se stanoví pomocné řada (f) bodů, jež vybíhá z nultého bodu (0) a protíná střed vzdálenosti mezi prvními body (D,E) těchto dvou sousedních základních₄řad (a,e) bodů, z těchto dvou sousedních základních řad (a,e) 'se určí jako hlavní ta, na níž nebo nejdále od ní na pomocné řadě bodů leží cílový bod (C) úsěčky (m) a jako vedlejší druhá z těchto dvou sousedních základních řad (a,e) bodů, po stanovení konstanty (Kl) hlavního směru a konstanty (K2) vedlejšího směru, kde konstantu (Kl) hlavního směru tvoří minimální ze dvou hodnot (A,B), opatřenou záporným znaménkem a konstantu (K2) vedlejšího směru maximální z obou hodnot (A,B), opatřenou kladným znaménkem, přičemž první hodnota (A) se rovné menší nebo stejné absolutní hodnotě souřadnice cílového bodu (C) úsečky (m) a druhá hodnota (B) vznikne odečtením menší nebo stejné absolutní hodnoty souřadnice od větší nebo stejné absolutní hodnoty souřadnice, se při nulové hodnotě směrovací proměnné zobrazí první bod úsečky (m) v hlavním směru, po zobrazení tohoto a každého dalšího bodu úsečky (m) se k hodnotě směrovací proměnné přičte konstanta (Kl) hlavního směru, leží-li předchozí zobrazený bod úsečky (m) v hlavním směru, to je ve směru totožném nebo rovnoběžném s hlavní řadou bodů a konstanta (K2) vedlejšího směru, leží-li předchozí zobrazený bod úsečky (m) ve vedlejším směru, to je ve směru rovnoběžném s vedlejší řadou bodů, před zobrazením každého dalšího bodu úsečky (m) se po zjištění, že hodnota směrovací proměnné je nulová nebo větší než nula, zobrazí další bod úsečky (m) v hlavním směru a je-li menší než nula, ve vedlejším směru.

253 546

2. Zapojení k provádění způsobu podle bodu 1, vyznačené tím, že skupina prvních vstupů (101,103 ... 119) prvního až posledního bitu multiplexoru (100) tvoří současně první skupinu vstupů (801,803 ... 819) zapojení, skupina druhých vstupů (102,104 ... 120) prvního až posledního bitu multiplexoru (100) tvoří současně druhou skupinu vstupů (802,804 ... 820) zapojení, skupina výstupů (0101 až 0110) prvního až posledního bitu multiplexoru (100) je připojena na skupinu prvních vstupů (201,203 ... 219) prvního až posledního bitu sčítačky (200), jejíž skupina výstupů (0201 až 0210) prvního až posledního bitu je připojena na sku pinu vstupů (301 až 310) prvního až posledního bitu střádače (300), skupina výstupů (0301 až 0310) prvního až posledního bitu střádače (300) je připojena na skupinu druhých vstupů (202,204 ... 220) prvního až posledního bitu sčítačky (200), přičemž výstup (0310) posledního bitu střádače (300) je dále připojen na řídicí vstup (121) multiplexoru (100), na první vstup prvního dvouvstupového obvodu (400) typu logického součinu a na vstup prvního invertoru (500), výstup prvního invertoru (500) je připo jen na první vstup druhého dvouvstupového obvodu (600) typu logického součinu, jehož výstup tvoří současně první řídicí výstup (0801) zapojení, nulovací vstup (311) střádače (300) tvoří současně nulovací vstup (821) zapojení, druhý vstup prvního dvouvstupového obvodu (400) typu logického součinu je připojen na druhý vstup druhého dvouvstupového obvodu (600) typu logického součinu a na vstup druhého invertoru (700) a tvoří současně hodinový vstup (822) zapojení a současně čítači výstup (0803) zapojení, výstup prvního dvouvstupového obvodu (400) typu logického součinu tvoří současně druhý řídicí výstup (0802) zapojení, výstup druhého invertoru (700) je připojen na hodinový vstup (312) střádače (300).