CS253552B2 - Programmable control unit for application in small and middle switching systems especially in telephone exchanges - Google Patents

Description

Vynález se týká programovatelné řídicí jednotky pro použití v malých a středních přepínacích soustavách, zejména v telefonních ústřednách, obsahující paměř programu a dat, blok řízení paměti s prvním a druhým registrem adres, které jsou připojeny prostřednictvím prvního, svazku vedení adres, popřípadě druhého svazku vedení adres, к paměti programu a dat, dále čítač instrukcí a pamět adresy stránek dat, jednotku pracovního registru a jednotku provádění instrukcí, opatřenou registrem instrukcí, mikroprogramovaným řídicím blokem, operační pamětí adres, aritmetickou a logickou jednotkou a vnitřní pamětí stavu.

Jsou známy různé typy programovatelných řídicích jednotek pro telefonní ústředny.

Z ekonomických důvodů jsou tyto známé řídicí jednotky používány hlavně ve větších spínacích soustavách s několika tisíci účastnickým vedení nebo se zátěží odpovídající takovému počtu vedení. Použití řízení opřeného o programy uložené v paměti v menších ústřednách je stále ještě sporná záležitost, v prvé řadě vlivem vysokých nákladů řízení samotného. Poměrně vysoké náklady jsou důsledkem několika činitelů, z nichž role paměti a zpracovací jednotky bude prodiskutována podrobně.

Programovatelné řídicí jednotky obsahují zpravidla paměř prostředky řízení paměti pro ukládání a přenášení dat pro adresování paměti, jednotku pracovního registru včetně vstupně-výstupního vazebního Členu, ukládajícího do paměti vnitřní operační data a vytvářející spojení к vnějším jednotkám, a jednotku provádění instrukce obsahující typicky registr instrukcí, řídicí blok většinou mikroprogramovaný, aritmetickou a logickou jednotku a tak dále.

Paměň slouží pro ukládání programů potřebných pro činnost řízené spínací jednotky, dat týkajících se operačních stavů vedení, jiných částí propojovací jednotky a konečně jiných operačních dat. Požadovaná kapacita paměti pro ukládání programu a různých dat je při prvním přiblížení totožná v případě každého většího střediska. U malých spínacích systémů se množství zpracovávaných dat v podstatě snižuje úměrně к rozsahu zprostředkování, ale množství programů definujících řídicí algoritmy se může zmenšit, jen když se sdružené funkce rovněž zjednoduší. Základní funkce v telefonní technice jsou totožné u větších i menších ústředen. Tím je pro spínací jednotky menších rozměrů kapacita paměti určována rozhodujícím způsobem velikostí paměti programu. Ale velikost paměti programu při stanovených algoritmech a programovací schopnosti závisí hlavně na strojově kódovaném programovacím jazyku, který je určován konstrukčním vytvořením zpracovávací jednotky. Racionální konstrukce zpracovávací jédnotky může značně zredukovat velikost paměti programu.

Cílem vynálezu je vytvořit v paměti uložené řízení programu pro malé a střední ústředny s ekonomickou účinností, které by mohlo být srovnáno s řízením větších systémů, nebo poskytnout složení řídicí jednotky umožňující použití programů pro realizaci řídicích funkcí požadovaných pro telefonní ústředny s nejmenší možnou potřebou paměti v kombinaci s optimálními požadavky na technické vybavení v řídicí jednotce.

Aby byly nahoře uvedené cíle dosaženy, byly vzaty v úvahu následující skutečnosti.

Konstrukční složení zpracovávací jednotky je racionální, jestliže využívá speciálních vlastností typických struktur dat a programů (algoritmů), charakteristických pro danou oblast aplikace. V případě telefonních ústředen lze seznat následující základní a podstatné rysy v algoritmech a strukturách dat popisujících řídicí funkce:

Řídicí systém celé telefonní ústředny nebo její nezávislé části sestává z poměrně velkého počtu kratších programů, které jsou к sobě vázány jako články řetězu. Typickým rysem takových programů je, že mohou provádět různé transformace na prvcích souboru dat obsahujícího data ve funkčním vztahu a nejčastěji jako výsledek po sobě jdoucích zkoumání elementárního logického vztahu jsou určité prvky souboru modifikovány. Ve zvláštních případech jsou vytvářeny poměrně krátké rozhodné sekvence, ale vlivem samotné možné velké proměnlivosti prvků může vyjít velký počet různých výsledků. Tak jsou programy složeny z několika kratších a sífově rozvětvených paralelních rozhodných smyček. Tyto větve končí ve většině případů uvnitř sdruženého progra^mu, čímž k odkazům na jiné vnější programy dochází pommrně zřídka. Totéž platí také pro soubory dat, ježto k odkazům na jiné soubory dat dochází také zřídka a dochází-lí, tak jen s dočasným charakterem, což znamená, že jakýkoliv odkaz na jiný soubor dat je následně sdružen s návratem k prvkům vlastního souboru. Jiné soubory dat jsou ve většině případů ve formě společné tabulky nebo konntantni paměěi, z níž mohou být požadovaná data vyčtena, načež programy pokračují ve zpracování svých vlastních dat.

Nahoře uvedené úvahy mohou být aplikovány na způsob zacházení s adresami programů a dat, takže délka programů připravených podle tohoto principu by měla být podstatně kratší, než kdyby byly vytvořeny ve.strojovém jazyce kteréhokoliv procesoru všeobecného použžií. To však vyžaduue, aby systém instrukcí speciálního procesoru navrženého pro tuto metodu byl na stejné úrovni, co se týče jeho exppesívity, jako procesor všeobecného použžtí, uvedený nahoře pro srovnání. Exxprsívita souboru instrukcí je většinou charakterizována počtem stro;)ových instrukcí. Zřejmě, zvóší-li se počet ítrojooých instrukcí, bude exppesivita lepší, to jest soubor instrukcí může být pouuit pro vytvoření kratších a stručnějších programů.

Také je nutno chápat, že zvýšená exppeeivita je spojena se sljžžtější jednotkou provádění instrukcí v procesoru s většími požadavky na technické vybavení, než kdyby byl realizován menší počet ítrojooých instrukcí. Je-li například provádění instrukci mikroprogramováno, pak operační kód instrukce definuje, jak je známo, spouutěcí adresu mikroprogramu této instrukce v paměěi mikroprogramů na základě obsahu paměti spouutěcích adres.

Z toho plyne, že kapacita jak paměěi mikroprogramů, tak paměěi spouštěcích adres, je úměrná největšímu počtu, který může být vyjádřen operačním kódem. Je-li možné najít formu operačního kódu, který umožňuje určitý druh p^iraleismu, což znamená, že řídicí signály potřebné pro provedení instrukce jsou generovány současně přídušnými jednotkami řízenými oddělenými skupinami bitů operačního kódu, pak kapacita uvedených pamětí a rozsah sdruženého dekódovače a jiných obvodů mohou být podstatně zredukovány. Teožettcká moonnot pro v^itv^íření takového kódu je dána při aplikacích na poli telefonní techniky, kde většina často se oyskytujících specifických instrukcí a operačních typů může být poznána a pouužta pro racionalizací. Jak bylo dříve uvedeno, nejobyččjuněší úlohou při řídicích procesech je logická analýza souborů dat, po které následuje provádění logicko-aritmetcckých operací na stanovených prvcích souboru. Takto téměř každá z elementárních operací (instrukcO, které se m^ií provést, může být vztažena nejen na jeden, ale na mncoživí lžgtcež-lritmetických operacc.

Jestliže většina instrukcí (více než 80 %) náleží k tomuto typu, může být použito bitové skupiny v operačním kódu pro oznaičení operace a tato skupina může být zpracovávána odděleně, což znamená, že jen zbýýalící bitová skupina je potřebná pro řízení mikroprogramového řídicího bloku. To se, co do účinku, rovná tomu, jako kdyby byl snížen počet instrukcí. Ale skutečný počet instrukcí je určován celou délkou operačního kódu, čímž se zaručuje vysoká hodnota exppeeSvitč, která má velký vliv na kapacitu paměěi programu.

Redukcí kapacity paměti programu se ušeěří mnohem více než snížením pořizovacích nákladů na paměř. Toěo snížení pořizovacích nákladů jeví se bezvýznamným ve srovnání s úsporami spojenými s údržbou (například hledáním poruch) a s dalším využitím času procesoru uvolněného vlivem kratšího času chodu programu, um^jíi^e^ného kratšími programy. Je známo, že u programových systémů běžně používaných sp-nlc-ch systémů řízených programy uloženými v paaat.i činí podíl skutečně řídicích programu kolem 30 až 40 %, zatímco zbýýající část je potřebná pro aalšppUact se složitým a objemným progammovým vybavením, jakož i pro výkon operačních, dohlédacích, záložních funkcí a pro zjišťování poruch. Značná část so^č^ir^ň.ibele vysokých nákladů řízení pramení z těchto činitelů. Je ale pravda, že v případě ústředen středních velikostí může být аnnjžtví tohoto přídavného programového vybavení značně sníženo použitím jiných způsobů řízení, například decentraiižovntýa syséá^c^m řízení, přičemž zbýýaiící část bude rozhodujícím způsobem závislá na rozsahu programů přímého řízem-.

Uvedené nevýhody odstraňuje programovatelná řídicí jednotka podle vynálezu, jejíž podstata spočívá v tom, že paměř adresy stránek dat, umístěná v bloku řízení paměti, je opatřena prvním registrem adres stránek dat a druhým registrem adres stránek dat, přičemž první registr adres stránek dat a druhý registr adres stránek dat mají vstupy připojené к záznamové sběrnici s výstupy připojené к prvnímu a druhému vstupu spínací jednotky, výstup spínací jednotky je připojen prostřednictvím druhé sběrnice snímání ke vstupu prvního registru adres, Čítač instrukcí je opatřen prvním registrem čítače a druhým registrem čítače se vstupy připojenými' к záznamové sběrnici a příslušnými výstupy připojenými к první sběrnici snímání, přičemž je připojen druhý výstup druhého registru čítače к druhé sběrnici snímání, druhý vstup prvního registru čítače к devátému povelovému vedení mikroprogramovaného řídicího bloku a druhý vstup druhého registru čítače к druhému výstupu prvního registru čítače, a dále první registrovaná část registru instrukcí, tvořící první skupinu bitových buněk, je připojena prostřednictvím třetího svazku vedení adres к mikroprogramovanému řídicímu bloku a druhá registrová část registru instrukcí, tvořící druhou skupinu bitových buněk, je připojena prostřednictvím čtvrtého svazku vedení adres к operační paměti adres.

Vynálezem se dosahuje snížení počtu instrukcí zatěžování registru, úspora kapacity paměti a snižuje se objem mikroprogramované paměti.

Příklad provedení programovatelné řídicí jednotky podle vynálezu je znázorněn na připojených výkresech, na nichž na obr. 1 je obecné blokové schéma programovatelné řídicí jednotky podle vynáelzu a na obr. 2 je detailní schéma spínací jednotky z obr. 1.

Podle obr. 1 je programovatelná řídicí jednotka podle vynálezu opatřena pamětí ME programu a dat, její první vstup je připojen к záznamové sběrnici 1^ a její výstup je připojen к první sběrnici JLqi snímání. Mezi obě je zapojen zesilovací stupeň.

Dále je mezi nimi zapojena jednotka REG pracovního registru, jejíž vstup a výstup jsou připojeny к perifériím. Dále programovatelná řídicí jednotka obsahuje blok MEV řízení paměti, složenou z paměti AGT adresy stránek dat, prvního registru Cl adres, druhého registru C2 adres a čítače US instrukcí, a jednotku UV provádění instrukcí.

Pamět AGT adresy stránek dat obsahuje spínací jednotku Y_R, první registru Y1 adres stránek dat a druhý registr Y2 adres stránek dat, přičemž vstup prvního registru Y1 adres stránek dat a druhého registru Y2 adres stránek dat jsou připojeny к záznamové sběrnici jL.z výstup prvního registru Y1 adres stránek dat je spojen s prvním vstupem spínací jednotky Y_R, ^s jejímž druhým vstupem je spojen výstup druhého registru Y2 adres stránek dat a jejíž výstup je spojen s druhou sběrnicí 1^₂ snímání, jež je spojen se vstupem prvního registru Cl adres, jehož výstup je spojen prvním svazkem 1^ vedení adres s druhým vstupem paměti ME programu a dat, jejíž třetí vstup je spojen druhým svazkem 1^ vedení adres s výstupem druhého registru C2 adres, jehož vstup je spojen se záznamovou sběrnicí 1^.

Čítač US instrukcí obsahuje první registr P1 Čítače, jehož první vstup je připojen к záznamové sběrnici 1^ a jehož první výstup je spojen s první sběrnicí 1_Q1 snímání, a druhý registr B2 čítače, jehož první vstup je připojen к záznamové sběrnici 1^ ^a jehož druhý výstup je spojen s druhou sběrnicí 1_θ₂ snímání.

První výstup prvního registru P1 čítače je spojen s prvním výstupem druhého registru P2 čítače, jehož druhý vstup je spojen s druhým výstupem prvního registru P1 čítače.

V jednotce UV provádění instrukcí je registr U instrukcí, jehož vstup je spojen se záznamovou sběrnicí 2' ^a který je rozdělen na první skupinu UR bitových buněk, která je třetím svazkem 1^ vedení adres připojena к prvnímu vstupu mikroprogramovaného řídicího bloku MV, a na druhou skupinu MR bitových buněk, tkerá je čtvrtým svazkem 1^ vedení adres spojena s prvním vstupem operační paměti MC adres, jejíž druhý vstup je spojen pátým svazkem vedení adres s výstupem mikroprocesorovaného řídicího bloku MV.

První výstup operační paměti M.adres je spojen šestým svazkem £g vedení adres s prvním vstupem aritmetické a logické jednotky ALU, jejíž druhý vstup je spojen se záznamovou -sběrnicí jejíž první výstup je spojen s první sběrnicí J_qj snímání a jejíž druhý výstup je spojen osmým svazkem — vedení adres . s druhým vstupem vnitřní paměti MC adres a jejíž výstup je spojen s druhým vstupem mikroprogramovaného řídicího bloku MV.

Na další výstupy mikroprogramovaného řídicího bloku MV je připojeno první až i-té povelové vedení, vyznačené na obr. 1 kroužky, přičemž první povelové vedení S1 je spojeno se vstupem prvního registru Cl adres a druhého registru C2 adres, druhé povelové vedení X2 je spojeno se vstupem prvního registru Y1 adres stránek dat, třetí povelové vedení X3 je spojeno se vstupem druhého registru Y2 adres stránek dat, čtvrté povelové vedení X4 je spojeno s výstupem spínací jednotky Y_R, páté povelové vedení X5 je spojeno s prvním vstupem prvního registru P1 čítače, šesté povelové vedení X6 je spojeno s prvním vstupem druhého registru P2 čítače, sedmé povelové vedení X7 je spojeno s prvním výstupem prvního registru P! čítače a druhého registru P2 čítače, osmé povelové vedení X8 je spojeno s druhým výstupem druhého registru P2 čítače, deváté povelové vedení X9 je spojeno s druhým vstupem prvního registru P! čítače, desáté povelové vedení X10 je spojeno s prvním vstupem paměti ME programu a dat, jedenácté povelové vedení Xl je spojeno s výstupem paměti ME programu a dat a dvanácté povelové vedení X12 je spojeno s druhým vstupem druhého registru P2 čítače. ·

Podle obr. 2 obsahuje spínací jednotka Yr klopný obvod F typu J-K, jehož první řídicí vstup J je připojen k třetímu povelovému vedení X3, jehož druhý řídicí vstup K je připojen ke čtvrtému povelovému vedení X4, jehož první výstup Q o n větvích je připojen k druhým vstupům druhých součinových hradel 2E- a jehož druhý vstup Q o n větvích je připojen k druhým vstupům prvních součinových hradel LE^.

První vstupy prvních součinových hradel ÍE^ jsou připojeny k výstupům prvních registrů Y1 adres stránek dat, první vstupy druhých součinových hradel 2ЕЬ jsou připojeny k výstupům druhých registrů Y2 adres stránek dat.

Výstupy prvních· součinových hradel 1E^ jsou připojeny k prvním vstupům součinových hradel 2E^ jsou připojeny k výstupům druhých registrů Y2 adres stránek dat. Výstupy prvních součinových hradel 1E^ jsou připojeny k prvním vstupům součtových hradel — a výstupy druhých součinových hradel 2E^ jsou připojeny k druhým vstupům součtových hradel V^.

Výstupy součtových hradel V jsou připojeny k prvním vstupům třetích součinových hradel 3Eb a druhé vstupy třetích součinových hradel 3E^ jsou připojeny ke čtvrtým řídicím vedením X4, spojeným s výstupem paměti AGT adresy stránek dat. Výstupy třetích součinových hradel 3Ej tvoří výstup spínací jednotky Y_R.

Podle vynálezu se zúčastní speciální registr na generování adres paměti v parnětoovt-eferenčních instrukcích, čímž u řídicích úloh telefonních ústředen bthem zpracovávání typických struktur dat může být vyloučena více než polovina instrukcí zattžování registru, požadovaných pro nastavení plných adres operandů.

Struktura registru instrukcí má dvt části, z nichž každá je oddělent adresovatelná jak pro snímací, tak pro záznamové operace, čímž při výkonu řídicích funkcí telefonního typu může být získána značná úspora kapaliny paměti v souvvilosti s potřebným velkým počtem instrukcí přenosu řízení.

Řízení mikroprogramovaného řídicího bloku MV používá jen části výstupů registru U ónstruk-; cí, která obsahuje jen operační kódy, čímž může být značné snížen objem mikroprogramované paměti v důsledku rozu^mného kódování instrukcí.

U programoovaelné řídicí jednotky podle vynálezu se v druhém registru Y2 adres stránek dat přečtená adresa dat konsumuje v odezvu na první pametoov-referenČní instrukci následu253552 jící po operaci Záznamu a následující paměťově referenční instrukce použije obsahu prvního registru Y1 adres stránek dat, který byl nastaven dříve. To je výhodné, poněvadž po přístupu k Uatům jiných stránek lze k datům na vlastní stránce Uat přistoupit bez vracení se k adrese původní stránky, čími lze dosáhnout významné úspory v programové·paměěi. ·

Nahoře popsané uspořádání čítače US instrukcí rmooňuje, aby zatěžování prvního·registru PÍ čítače mohlo proběhnout nezááisle na druhém registru P2 čítače, takto mohou být na stránce programu provedeny instrukce přenosu řízení jednným operandem místo dvěma operandy, jak jinak by · to bylo nezbytné. _t

Toto · · zjednodušení má za následek také značnou redukci paměíového programu, jeito popis teleoonních funkcí vyžaduje poiTití různých instrukcí přenosu řízení. Dále je chaaakkeristické, ie registr U instrukcí obsOiuje výlučně operační kódy, proto jeho výstup není připojen k žádné ziinterních sběrnic sběru dat a od jeho výstupů je třetí svazek · vedení adres, udppuiíukící čássi registru, která tvo^í první skupinu UR bitových buněk:-, . veden k mřkropoogammovanému řídícímu bloku MV a čtvrtý svazek _1. vedení adres, udppuiíukí<cí čáási registru, tvořící druhou skupinu MR bitových buněk, je veden k operačn! paimě! MC adres.

U možného provedení je z osmi, bitů registru U instrukcí druhá skupina MR bitových buněk dlouhá dva bity a první skupina UR bitových buněk je šest bitů dlouhá, takže čtvrtý svazek 1. vedení adres sestává z celkem dvou vedení a třetí svazek l_o vedení adres má š-est vedení.

—4 —3

Mikro^progkamovkný řádi.^ blo^k M^V b^y měl rozlišovat 2® = 64 r^ůznýc^h mís^ ačkooiv registr U instrukcí je schopný definovat celkem 2 - 256 různých instrukcí. Každá · zakódovaná hodnota uložená v první skupině UR bitových buněk a řídicí mikroprogkamovkný řídicí blok MV je sdružena se čtyřbioovými kombinacemi v druhé skupině MR bitových buněk a tyto čtyřbiopvé kombinace mohou definovat čtyři různé operace.

Z těchto možných operací stroj provede během provádění základní instrukce vždy tu, která je určena skutečnou hodnotou obsaženou v druhé skupině MR bitových buněk. Tyto čtyři instrukce (které jsou sdruženy se společnou základní instrukcí) jsou tyto:

ADD X(M)

AND X(M)

OR X(M)

ANT X(M)

Podle těchto instrukcí by mělo být mezi registeem X všeobecného pouští procesoru a obsahem buňky M paiTě! definované operandem instrukce prováděny aritmetické sčítání a operace logického součinu, logického součtu a ^tVa^nce v sekvencích a výsledek by měl být ukládán v uvedeném registru X.

Lze seznat, že provádění těchto instrukci se liší v přísuušných případech jen v kroku týkajícím se·požadované operace. To znamená, že mikroprogaamovaný řídicí blok MV může řídit tyto čtyři instrukce identicky, to jest v okamžiku provádění požadované operace patřičné aktivování pátých svazků _1₅ vedení adres vybere čtyřnásobné pole operační pammti MC adres a ukamžžté stavy čtvrtých svazků ' _1₄ vedení adres operační adresu sdruženou s jedinou z uvedených čtyř operací.

Informace nalezená v operační paimě! MC adres na této adrese aktivuje šestým svazkem 1, vedení adres aritmetickou a logickou jednotku ALU pro provedení požadované operace.

—6

Jinou skupinou instrukcí je nappíklad
INR	(M)
DCR	(M)
ROT	(M)
ZRO	(M)

které modifikují obsah paměťové buňky definované, jak popsáno nahoře, kde těmito operacemi je +1 (inkrementace), -1 (dekrementace), rotace a nulování. Nyní mikroprogramovaný řídicí blok MV použije pátý svazek vedení 1^ adres pro vyhledání jiného čtyřnásobného pole adres v operační paměti MC adres, v níž je uložena informace pro označení posledně uvedených operací.

U popsaného provedení pátý svazek 1^ vedení adres sestává ze tří vedení, takže může být sdruženo osm různých skupin operací s 64 základními instrukcemi. Tyto skupiny mohou obsahovat příslušné operace několikráte_t proto soubor operací může být menší než 8 x 4 = 32.

U obou popsaných typických skupin instrukcí definuje základní instrukce IL· operandy participující na transformaci dat nebo na přenosu, zatímco rozdíl mezi jednotlivými instrukcemi je představován transformacím Této metody muže být však použito nejen v případě logických a aritmetických transformací, ale takto například i různé typy instrukcí přenosu řízení mohou být přiřazeny, jedné a téže základní instrukci.

Například v případě instrukcí

JF (Skok bez podmínky)

JFI (skok, je-li podmínka A pravdivá)

JFO (skok, je-li podmínka A nepravdivá)

JFF (skok, je-li podmínka В pravdivá) operační paměť MC adres vyhledá sedmým svazkem vedení adres to určité vedení z osmého svazku vedení adres, které má signál, který, když je přenesen ha devátý svazek 1. vedení adres, umožňuje nebo blokuje provedení přenosu dat (například zatěžování registru čítače) požadovaného během provádění instrukce přenosu řízení pro mikroprogramovaný řídicí blok MV.

Takto může být přenos řízení bez podmínky realizován osmým svazkem l__g vedení adres připojeným trvale na úroveň logického ANO.

Nahoře popsané konstrukční řešení může podstatně zmenšit objem mikroprogramovaného řídicího bloku MV ve srovnání s obvyklými řešeními, u nichž sekce operačních kódů registrů instrukcí neobsahuje výslovně oddělené pole kódů pro indikování aritmetických, logických nebo jiných operací, které se mají provést, ale je to mikroprogramovaný řídicí blok MV samotný, který interpretuje tyto operace.

Claims (2)

1. PŘEDMĚT VYNÁLEZU

   1. Programovatelná řídicí jednotka pro použití v malých a středních přepínacích soustavách, zejména v telefonních ústřednách, obsahující paměť programu a dat, blok řízení paměti s prvním a druhým registrem adres, které jsou připojeny prostřednictvím prvního svazku vedení adres, popřípadě druhého svazku vedení adres, к paměti programu a dat, dále čítač instrukcí a paměť adresy stránek dat, jednotku pracovního registru a jednotku provádění instrukcí, opatřenou registrem instrukcí, mikroprogramovaným řídicím blokem, operační pamětí adres, aritmetickou a logickou jednotkou a vnitřní pamětí stavu, vyznačující se tím, že paměť (AGT) adresy stránek dat, umístěná v bloku (MEV) řízení paměti, je opatřena prvním registrem (Yl) adres stránek dat a druhým registrem (Y2) adres stránek dat, přičemž první registr (Yl) adres stránek dat a druhý registr (Y2) adres stránek dat mají vstupy připojené к záznamové sběrnici (ip a výstupy připojené к prvnímu a druhému vstupu spínací jednotky (Y_R), výstup spínací jednotky (Y_K) je připojen prostřednictvím druhé sběrnice (1θ₂) snímání ke vstupu prvního registru (Cl) adres, čítač (US) instrukcí je opatřen prvním registrem (Pl)čítače a druhým registrem (Γ-2) čítače se vstupy připojenými k záznamové sběrnici (1*) a příslušnými výstupy připojenými k první sběrnici (1_Qj) snímání, přičemž je připojen druhý výstup druhého registru (P2) čítače k druhé sběrnici snímání, druhý vstup prvního registru (Pl) čítače k devátému povelovému vedení (X9) mikroprogramovaného řídicího bloku (V) a druhý vstup druhého registru (P2) čítače k druhému výstupu prvního registru (Pl) čítače, a dále první registrová část registru (U) instrukcí, tvořící první skupinu (UR) bitových buněk, je připojena prostřednictvím třetího svazku (l)) vedení adres k mikroprogaamovanému řídicímu bloku (MV) a druhá registoovaná část registru (U) instrukcí, tvořící druhou skupinu (MR) bitových buněk, je připojena prostřednictvím čtvrtého svazku (lj) vedení adres k operační pammti (MC) adres.
2. 2. Programoovtelná řídicí jednotka podle bodu 1, vyzn^a^í^ se tím, že spínací jednotka (Y'_K) obsahuje klopný obvod (F) typu J-K s prvním řídicím vstupem (J) připojnným k ti^e^tmu povelovému vedení (X3), s druhým řídicím vstupem (K) připoenným ke čtvrtému povelovému vedení (X4), s prvním výstupem (Q) připoenným k druhým vstupům druhých součinových hradel (2E)) a s druhým výstupem (Q) připoenným k druhým vstupům prvních součinových hradel (1^p), první vstupy prvních součinových hradel (1E)) jsou připojeny k výstupům prvních registrů (Yl) .

   adres stránek dat, první vstupy druhých součinových hradel (2E)) jsou připojeny k výstupům druhých registrů (Y2) adres stránek dat, výstupy prvních součinových hradel (1E)) jsou připojeny k prvním vstupům součtových hradel (V)) a výstupy druhých součinových hradel (2E)) jsou připojeny k ··druhým vstupům součtových hradel (V^), přičemž výstupy součtových hradel (3E)) a druhé vstupy třetích součinových hradel (3E_i) jsou připojeny ke · čtvrtým řídicím vedením (X4), spojeným s výstupem paměti (AGT) adresy stránek dat.