CS254060B1

CS254060B1 - Connection for testing of monostable flip-flops and rectangular wave generators

Info

Publication number: CS254060B1
Application number: CS853126A
Authority: CS
Inventors: Tomas Sykora; Oldrich Jizdny
Original assignee: Tomas Sykora; Oldrich Jizdny
Priority date: 1985-04-29
Filing date: 1985-04-29
Publication date: 1988-01-15
Also published as: CS312685A1

Abstract

Cílem zapojení je zjednodušit zkoušení a umožnit kontinuální sledování nastavení monostabilních klopných obvodů a generátorů obdélníkových kmitů v reálném čase a v širokém oboru kmitočtů pouze jedním testem, přičemž odpadá nutnost simulacé chování zkoušených a nastavovaných obvodů na počítači a následné odlaáování testů, dále pak možnost snímání odezvy nad 200 pa. Uvedeného cíle se dosáhne zapojením s děličem hodin, demultiplexerem, hodinovým multiplexerem, signálovým multiplexerem a tvarovacím obvodem. Zapojení lze využít ke zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů v obvodech pro číslicové zpracování informaci a podobně.The aim of the circuit is to simplify testing and enable continuous monitoring of the settings of monostable flip-flops and square wave generators in real time and over a wide frequency range with just one test, eliminating the need to simulate the behavior of the tested and adjusted circuits on a computer and subsequently delay the tests, and also the possibility of sensing the response above 200 pa. The above goal is achieved by connecting it to a clock divider, demultiplexer, clock multiplexer, signal multiplexer and shaping circuit. The circuit can be used to test monostable flip-flops and square wave generators in circuits for digital information processing and the like.

Description

Vynález se týká zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů, zejména v sestavách obvodů pro číslicové zpracování informací.The invention relates to circuitry for testing monostable flip-flops and rectangular-wave generators, in particular in circuitry for digital information processing.

Zkoušení a následné nastavování monostabilních klopných obvodů a generátorů obdélníkových kmitů se provádí bu3 na improvizovaném pracovišti nebo poloautomaticky na zvláště k tomu účelu zhotoveném zařízení. Nevýhodou improvizovaného pracoviště je značná časová ztráta s manipulací a ovládáním, jež je úměrná složitosti obvodů. U poloautomatického zkoušení je hlavní nevýhodou časové omezení snímání odezvy do 200 jps.Testing and subsequent adjustment of monostable flip-flops and rectangular oscillators is performed either in an improvised workstation or semi-automatically on a specially made device. The disadvantage of an improvised workplace is a considerable time loss in handling and control, which is proportional to the complexity of the circuits. In semi-automatic testing, the main drawback is the time constraint of sensing responses up to 200 jps.

Uvedené nevýhody odstraňuje zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů podle vynalezu, jehož podstatou je, že hodinový vstup děliče hodinových impulsů je připojen na vstupní hodinovou svorku, kdežto jeho skupina výstupů je připojena na první skupinu hodinových vstupů hodinového multiplexeru, skupina adresových vstupů hodinového multiplexeru je připojena na skupinu adresových vstupů demultiplexeru, na skupinu adresových vstupů signálového multiplexeru a na skupinu vstupních adresových svorek, výstup hodinového multiplexeru je připojen na nastavovací vstup tvarovacího obvodu, jehož synchronizační výstup je připojen na výstupní synchronizační svorku a jehož hradlovací výstup je připojen na hradlovací vstup demultiplexeru, druhá skupina hodinových vstupů hodinového multiplexeru je připojena na skupinu generátorových vstupů signálového multiplexeru a na skupinu vstupních generátorových svorek, skupina spouštěcích výstupů demultiplexeru je připojena na první skupinu výstupních spouštěcích svorek, výstup signálQýého multiplexeru je připojen na výstupní kontrolní svorku.These disadvantages are eliminated by the wiring for testing monostable flip-flops and rectangular wave generators according to the invention, which is based on the fact that the clock input of the clock pulse divider is connected to the input clock terminal, while its output group is connected to the first clock input group of the clock multiplexer the clock multiplexer is connected to the demultiplexer address input group, the signal multiplexer address input group, and the input address terminal group, the clock multiplexer output is connected to the shaping circuit setting input whose sync output is connected to the output sync terminal and its gating output is connected to the demultiplexer gating input, the second group of clock inputs of the clock multiplexer is connected to the group of generator inputs of the signal multiplexer and to the group of input generators The demultiplexer trigger output group is connected to the first group of output trigger terminals, the signal of the multiplexer signal is connected to the output control terminal.

Výhodou zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů podle vynálezu je jeho jednoduchost, možnost připojení k zařízení na poloautomatické zkoušeníThe advantage of wiring for testing monostable flip-flops and rectangular oscillators according to the invention is its simplicity, the possibility of connection to semi-automatic testing equipment

254 060 monostabilních klopných obvodů a generátorů obdélníkových kmitů, kontinuální sledování nastavení monostabilních klopných obvodů a generátorů obdélníkových kmitů v reálném čase v širokém oboru kmitočtů pouze jedním testem, přičemž odpadá nutnost simulace chování zkoušených a nastavovaných obvodů na počítači a následné odladění testů a možnost snímání odezvy nad 200 jis.254 060 monostable flip-flops and rectangular oscillators, continuous monitoring of monostable flip-flops and rectangular oscillators in real time over a wide range of frequencies with only one test, eliminating the need to simulate the behavior of test and setup circuits on a computer over 200 j.

Příklad zapojení na zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů podle vynálezu je znázorněn na připojeném výkrese v blokovém schématu.An example of a wiring for testing monostable flip-flops and square wave generators according to the invention is shown in the accompanying drawing in a block diagram.

Hodinový vstup 11 děliče 1 hodinových impulsů je připojen na vstupní hodinovou svorku 10, kdežto jeho skupina výstupů 12 je připojena na první skupinu hodinových vstupů 51 hodinového multiplexeru £. Skupina adresových vstupů 52 hodinového multiplexeru 2 je připojena na skupinu adresových vstupů 31 demultiplexeru J, na skupinu qdresových vstupů 41 signálového multiplexeru 4. a na skupinu vstupních adresových svorek 20. Výstup 53 hodinového multiplexeru £ je připojen na nastavovací vstup 21 tvarovacího obvodu 2, jehož synchronizační výstup 22 je připojen na výstupní synchronizační svorku 02 a jehož hradlovací výstup 23 je připojen na hradlovací vstup 32 demultiplexeru 3.. Druhá skupina hodinových vstupů 54 hodinového multiplexeru £ je připojena na skupinu generátorových vstupů 43 signálového multiplexeru 4 a na skupinu vstupních generátorových svorek 04« Skupina spouštěcích výstupů 34 demultiplexeru 3. je připojena na první skupinu výstupních spouštěcích svorek 01. Výstup 42 signálového multiplexeru 4 je připojen na výstupní kontrolní svorku 03.The clock input 11 of the clock pulse divider 1 is connected to the input clock terminal 10, while its output group 12 is connected to the first clock input group 51 of the clock multiplexer 8. The group of address inputs 52 of the clock multiplexer 2 is connected to the group of address inputs 31 of the demultiplexer J, to the group of address inputs 41 of the signal multiplexer 4, and to the group of input address terminals 20. the synchronization output 22 is connected to the output sync terminal 02 and whose gating output 23 is connected to the gating input 32 of the demultiplexer 3. The second clock input group 54 of the clock multiplexer 4 is connected to the generator input group 43 of the signal multiplexer 4 and to the input generator group 04 The group of trigger outputs 34 of the demultiplexer 3 is connected to the first group of output trigger terminals 01. The output 42 of the signal multiplexer 4 is connected to the output control terminal 03.

Před uvedením zapojení do provozu se hodinová svorka 10 připojí na neznázorněný zdroj hodinových impulsů, skupina vstupních datových svorek 20 se připojí na neznázorněný zdroj adres.Prior to commissioning, the clock terminal 10 is connected to a clock source (not shown), and a group of input data terminals 20 is connected to an address source (not shown).

Při poloautomatickém zkoušení jsou uvedené svorky uspořádány na konektoru, který je již stávajícímu zkušebnímu zařízení přizpůsoben. Dále se na výstupní kontrolní svorku 03 připojí osciloskop, případně čítač neb jiný vhodný indikátor a na výstupní synchronizační svorku 02 vstup synchronizace indikátoru. Nakonec se na skupinu výstupních spouštěcích svorek 01 a na skupinu vstup?ních generátorových svorek 04 připojí prostřednictvím konektoru zkoušený abvod, uspořádaný zpravidla na desce s plošnými spoji a obsahující monostabilní klopné obvody, případně dále generátory obdélníkových kmitů.For semi-automatic testing, these terminals are arranged on a connector that is already adapted to the existing test equipment. Furthermore, an oscilloscope or a counter or other suitable indicator is connected to the output control terminal 03 and an indicator synchronization input to the output synchronization terminal 02. Finally, a test circuit, usually arranged on a printed circuit board and containing monostable flip-flops or rectangular wave generators, is connected to the group of output trigger terminals 01 and to the group of input generator terminals 04 via a connector.

254 060254 060

Při zkoušení generátorů obdélníkových kmitů se daný generátor obdélníkových kmitů zvolí příslušnou adresou přivedenou na signálový multiplexer 4 a hodinový multiplexer 5.^čímž se tyto obvody uvedou v činnost. Výstupní signál zkoušeného generátoru obdélníkových kmitů je přes signálový multiplexer 4 přiveden na výstupní kontrolní svorku 03 a přes hodinový multiplexer 5. spouští tvarovací obvod 2, jehož výstupní signál je přiveden na výstupní synchronizační svorku 02. Podmínkou činnosti a sledování zkoušeného generátoru obdélníkových kmitů mohou.být i další ovládací signály, přivedené ke zkoušenému obvodu a sloužící ke zcitlivění signálové cesty pro výstup obdélníkových kmitů zkoušeného generátoru obdélníkových kmitů, anebo k- uvolnění zkoušeného generátoru obdélníkových kmitů do činnosti. Průběh impulsů zkoušeného generátoru obdélníkových kmitů se objeví na obrazovce osciloskopu. Pokud jejich perioda nebo střída neodpovídají požadavku, provede se seřízení zkoušeného generátoru obdélníkových kmitů. Přivedením další adresy na vstupní adresové svorky 20 se zvolí další zkoušený generátor obdélníkových kmitů na připojené desce s plošnými spoji.When testing the rectangular wave generators, the given rectangular wave generator is selected by the appropriate address applied to the signal multiplexer 4 and the clock multiplexer 5. thereby actuating the circuits. The output signal of the tested rectangular generator is connected to the output control terminal 03 via the signal multiplexer 4 and via the clock multiplexer 5. it triggers the shaping circuit 2, whose output signal is connected to the output synchronization terminal 02. and other control signals applied to the circuit under test to sensitize the signal path for outputting the rectangular oscillations of the test rectangular generator, or to release the test rectangular generator. The waveform of the tested square wave generator appears on the oscilloscope screen. If their period or duty cycle does not meet the requirements, adjust the test square wave generator. Applying the next address to the input address terminals 20 selects the next square wave generator to be tested on the connected printed circuit board.

Při zkoušeni monostabilních klopných obvodů se daný zkoušený monostabilní klopný obvod zvolí příslušnou adresou, přivedenou na demultiplexer 3., signálový multiplexer 4 a hodinový multiplexer 2, čímž se tyto obvody uvedou v činnost. Hodinový signál, upravený děličem JL hodinových impulsů, prochází přes hodinový multiplexer 2 ^a spouští tvarovací obvod 2, jehož výstupní signál na synchronizačním výstupu 22 synchronizuje osciloskop a výstupní signál na hradlovacím výstupu 23 je přiveden přes demultiplexer 3 na výstupní spouštěcí svorky 01, určené ke spouštění zkoušeného monostabilního klopného obvodu. Podmínkou spouštění zkoušeného monostabilního klopného obvodu mohou být i další ovládací signály, přivedené na zkoušený obvod a které slouží ke zcitlivění cest pro spouštěcí impulsy zkoušeného mo>no stabilní ho klopného obvodu nebo výstupní adresu zkoušeného monostabilního klopného obvodu na konektor zkoušené desky. Průběh odezvy zkoušeného monostabilního klopného obvodu se objeví na obrazovce osciloskopu. Pokud časová konstanta zkoušeného monostabilního klopného obvadu neodpovídá požadavku, provede se její úprava. Přivedením další adresy na vstupní adresové svorky 20, po případě zá součinnosti s ovládacími signály se zvolí další zkoušený monostabilní klopný obvod na připojené desce s plošnými spoji.When testing the monostable flip-flops, the monostable flip-flop to be tested is selected by the appropriate address applied to the demultiplexer 3, the signal multiplexer 4, and the clock multiplexer 2, thereby actuating the circuits. The clock signal, adjusted by the clock pulse divider 11, passes through the clock multiplexer 2 ^and triggers the shaping circuit 2 whose output signal at the synchronization output 22 synchronizes the oscilloscope and the output signal at the gating output 23 is fed via the demultiplexer 3 to output trigger terminals 01 tested monostable flip-flop circuit. The condition of triggering the tested monostable flip-flop may also be other control signals applied to the test circuit and serve to sensitize the paths for the trigger pulses of the tested mono-stable flip-flop or the output address of the tested monostable flip-flop to the connector of the test plate. The response pattern of the monostable flip-flop to be tested appears on the oscilloscope screen. If the time constant of the tested monostable flip-flop does not meet the requirement, it is adjusted. By applying an additional address to the input address terminals 20, in the case of interaction with the control signals, the next monostable flip-flop to be tested on the connected printed circuit board is selected.

284 OM284 OM

Vynálezu lze využít ke zkoušení monostabilních klopných obvodů a generátorů obdélníkových kmitů v obvodech pro číslicové zpracování informací.The invention can be used to test monostable flip-flops and rectangular-wave generators in digital information processing circuits.

PŘEDMĚT VYNÁLEZUSUBJECT OF THE INVENTION

Claims

SUBJECT OF THE INVENTION

Connection for testing monostable flip-flops and rectangular wave generators, characterized in that the clock input (11) of the clock pulse divider (1) is connected to the input clock terminal (10), while its output group (12) is connected to the first clock input group (51) the clock multiplexer (5), the address input group (52) of the clock multiplexer (5) is coupled to the address input group (31) of the demultiplexer (3), the address input group (41) of the signal multiplexer (4), and the input group the output (53) of the clock multiplexer (5) is connected to the set input (21) of the forming circuit (2), whose synchronization output (22) is connected to the output synchronization terminal (02) and whose gating output (23) is connected to the gate input (32) of the demultiplexer (3), the second group of clock inputs (54) of the clock multiplexer (5) is connected to the group of of the signal multiplexer (4) and to the group of input generator terminals (04), the trigger output group (34) of the demultiplexer (3) is connected to the first group of output trigger terminals (01), the output (42) of the signal multiplexer (4) it is connected to the output control terminal (03).