CS254585B1

CS254585B1 - Fast Analog Digital Converter

Info

Publication number: CS254585B1
Application number: CS86632A
Authority: CS
Inventors: Josef Vedral
Original assignee: Josef Vedral
Priority date: 1986-01-29
Filing date: 1986-01-29
Publication date: 1988-01-15
Also published as: CS63286A1

Abstract

Je řešen rychlý analogově číslicový převodník se sdílením času a číslicovou korekcí nelinearity. Převodník sestává z prvního paralelního analogově číslicového převodníku, jehož výstup je spojen jednak se vstupem prvního registru a jednak se vstupem číslicově analogového převodníku, jehož výstup je spojen jednak přes odpor se zemí, jednak přes zpoždovací linku ke vstupu prvního paralelního analogově číslicového převodníku a jednak se vstupem druhého paralelního analogově číslicového převodníku. První výstup druhého paralelního analogově číslicového převodníku je spojen s prvním vstupem druhého registru a druhý výstup s druhým vstupem číslicové sčítačky, jejíž první vstup je spojen s výstupem prvního registru. Výstup číslicové sčítačky je spojen s druhým vstupem druhého registru, jehož výstup je výstupem rychlého analogově číslicového převodníku. Vstup prvního paralelního analogově číslicového převodníku je vstupem rychlého analogově číslicového převodníku. Rychlý analogově číslicový převodník lze použít při konstrukci velmi rychlých převodníků v zápisnících přechodových jevů, číslicových oscilografech a při digitalizaci obrazových signálů.A fast analog-to-digital converter with time sharing and digital nonlinearity correction is proposed. The converter consists of a first parallel analog-to-digital converter, the output of which is connected to the input of the first register and to the input of the digital-to-analog converter, the output of which is connected via a resistor to ground, via a delay line to the input of the first parallel analog-to-digital converter and to the input of the second parallel analog-to-digital converter. The first output of the second parallel analog-to-digital converter is connected to the first input of the second register and the second output to the second input of a digital adder, the first input of which is connected to the output of the first register. The output of the digital adder is connected to the second input of the second register, the output of which is the output of the fast analog-to-digital converter. The input of the first parallel analog-to-digital converter is the input of the fast analog-to-digital converter. The fast analog-to-digital converter can be used in the construction of very fast converters in transient recorders, digital oscillographs and in the digitization of image signals.

Description

Vynález se týká rychlého analogově číslicového převodníku se sdílením času a číslicovou korekcí nelinearity.The invention relates to a fast analog-to-digital converter with time sharing and digital non-linearity correction.

Dosud známá zapojeni rychlých analogově číslicových převodníků pracují buč na paralelním, nebo sériovém, nebo aproximačním principu převodu. Použití paralelní metody převodu je omezeno na převodníky s malou rozlišitelností/ nebot počet komparátorů roste s mocninou dvou počtu bitů, tzn. 2ⁿ, kde n je počet bitů. U sériové metody převodu je sice počet komparátorů roven počtu bitů, avšak konstrukce převodníku vyžaduje navíc velký počet rekonstrukčních číslicově analogových převodníků, případně vzorkovacích zesilovačů nebo zpožďovacích linek, má-li být použito principu sdílení času pro zvýšení vzorkovacího kmitočtu. U aproximačního principu převodu nelze dosáhnout vysokého vzorkovacího kmitočtu, neboř, se uskutečňuje v tolika taktech, kolik je bitů číslicového signálu, přičemž nelze použít principu sdílení času.The hitherto known circuits of fast analog-to-digital converters work either on a parallel or serial or approximation principle of conversion. The use of the parallel conversion method is limited to low resolution converters / because the number of comparators increases with the power of two bits, ie. 2 ⁿ , where n is the number of bits. In the serial conversion method, the number of comparators is equal to the number of bits, but the design of the converter also requires a large number of reconstruction analog-to-analog converters or sampling amplifiers or delay lines if the time-sharing principle is to be used to increase the sampling frequency. In the approximation principle of conversion, it is not possible to achieve a high sampling rate, because it takes place in as many clocks as the bits of the digital signal, and the principle of time sharing cannot be used.

Výše uvedené nevýhody odstraňuje zapojení rychlého analogově číslicového převodníku s sdílením času a číslicovou korekcí nelinearity podle vynálezu. Jeho podstatou je, že sestává z prvního paralelního analogově číslicového převodníku, jehož výstup je spojen jednak se vstupem prvního registru a jednak se vstupem číslicově analogového převodníku. Výstup číslicově analogového převodníku je spojen jednak přes odpor se zemici svorkou jednak přes zpožďovací linku se vstupem prvního paralelního analogově číslicového převodníku a jednak se vstupem druhého paralelního analogově číslicového převodníku. První výstup tohoto druhého analogově číslicového převodníku je spojen s prvním vstupem druhého registru. Druhý výstup je spojen s druhým vstupem číslicové sčítačky, která je svým prvním vstupem připojena na výstup prvního registru.The above disadvantages are overcome by the wiring of a fast analog-to-digital converter with time sharing and digital correction of non-linearity according to the invention. Its essence is that it consists of the first parallel analog-to-digital converter whose output is connected both to the input of the first register and to the input of the digital-to-analog converter. The output of the digital-to-analog converter is connected via a resistor to the ground terminal on the one hand and via a delay line to the input of the first parallel analog-to-digital converter and on the other hand to the input of the second parallel analog-to-digital converter. The first output of this second analog-to-digital converter is connected to the first input of the second register. The second output is connected to the second input of the digital adder, which is connected to the output of the first register by its first input.

Výstup číslicové sčítačky je spojen s druhým vstupem druhého registru. Výstup tohoto druhého registru je zároveň výstupem celého analogově číslicového převodníku. Vstupem analogově číslicového převodníku je vstup prvního paralelního analogově číslicového převodníku.The output of the digital adder is connected to the second input of the second register. The output of this second register is also the output of the entire analog-to-digital converter. The input of the A / D converter is the input of the first parallel A / D converter.

Předností zapojení rychlého analogově číslicového převodníku podle vynálezu je redukce počtu komparátorů v paralelních analogově číslicových převodnících, jejichž počet je podstatně nižší než u paralelního analogově číslicového převodníku se stejnou rozlišitelností. Další výhodou je, že odečtení výstupního proudu číslicově analogového převodníku od proudu, úměrnému vstupnímu napětí na odporu umožňuje dosáhnout krátké doby ustálení rozdílu proudu ve srovnání s dobou ustálení při použití rozdílového zesilovače. Při použití zpoždovací linky se využívá principu sdílení času, při kterém lze najednou převádět dva po sobě jdoucí vzorky vstupního signálu prvním a druhým paralelním analogově číslicovým převodníkem. Další předností zapojení je číslicová korekce výsledku převodu prvního paralelního analogově číslicového převodníku, která zaručuje správnou návaznost převodní charakteristiky převodníku v celém rozsahu.The advantage of the connection of the fast analog-to-digital converter according to the invention is the reduction of the number of comparators in parallel analog-to-digital converters, whose number is considerably lower than that of a parallel analog-to-digital converter with the same resolution. Another advantage is that subtracting the output current of the D / A converter from the current proportional to the input voltage at the resistor allows to achieve a short settling time of the current difference compared to the settling time when using a differential amplifier. When using a delay line, the principle of time sharing is used, in which two consecutive input signal samples can be converted simultaneously by a first and a second parallel analog-to-digital converter. Another advantage of the connection is the digital correction of the conversion result of the first parallel analog-to-digital converter, which guarantees the correct continuity of the converter's conversion characteristics in the whole range.

Příklad zapojeni rychlého analogově číslicového převodníku podle vynálezu je blokově uveden na přiloženém výkrese.An example of a fast analog-to-digital converter according to the invention is shown in the attached drawing.

Rychlý analogově Číslicový převodník se sestává z prvního paralelního analogově číslicového převodníku 1_, jehož výstup' je spojen jednak se vstupem prvního registru 5^ jednak se vstupem Číslicově analogového převodníku 2_. Výstup číslicově analogového převodníku 2_ je spojen jednak přes odpor 8^ se zemní svorkou, jednak přes zpožďovací linku 4_ se vstupem prvního paralelního analogově číslicového převodníku χ a jednak se vstupem druhého paralelně analogově číslicového převodníku 3.. První výstup druhého paralelního analogově číslicového převodníku 2 3^e spojen s prvním vstupem druhého registru Ί_ a druhý výstup je spojen s druhým vstupem číslicové sčítačky 6_, jejíž první vstup je připojen na výstup prvního registru _5. Výstup číslicové sčítačky 6_ je spojen s druhým vstupem druhého registru jehož výstup je vytvořen jako výstup rychlého analogově číslicového převodníku. Vstup prvního paralelního analogově číslicového převodníku 1^ je vytvořen jako vstup rychlého analogově číslicového převodníku.A fast analog-to-digital converter consists of a first parallel analog-to-digital converter 7, the output of which is connected both to the input of the first register 5 and to the input of the digital-to-analog converter 2. The output of the digital-to-analog converter 2 is connected via a resistor 8 to the ground terminal, through the delay line 4 to the input of the first parallel-to-analog converter χ and second to the input of the second parallel-to-analog converter 3. ^e connected to the first input of the second register Ί_ and the second output is coupled to a second input of the digital adder 6, whose first input is connected to the output of the first register _5. The output of the digital adder 6 is connected to a second input of a second register whose output is formed as the output of a fast analog-to-digital converter. The input of the first parallel analog-to-digital converter 1 is formed as an input of a fast analog-to-digital converter.

Zapojení rychlého analogově číslicového převodníku pracuje tak, že v první etapě převodu je převeden prvním paralelním analogově čílsicovým převodníkem 1_ první vzorek vstupního napětí na číslicový signál, který je jednak zapsán do prvního registru jednak je převeden číslicově analogovým převodníkem 2_ na odpovídající proud/ který je odečten se zpožděným vzorkem proudu, úměrným prvnímu vzorku vstupního napětí. Rozdíl proudů, převedený na odporu 8_ na napětí, je v druhé etapě převodu převeden v druhém paralelním analogově číslicovém převodníku _3 na číslicový signál, jehož jedna část je přímo zapsána do druhého registru 7 a jehož druhá část je sečtena v číslicové sčítačce 6_ s číslovým signálem z prvního paralelního analogově číslicového převodníku JL, který je zapsán v prvém registru 5_· Protože rozsah druhého paralelního analogově číslicového převodníku 2 i^e minimálně dvakrát větší než je rozlišitelnost prvního paralelního analogově číslicového převodníku 2/ ^lze uvedenou korekcí dosáhnout zaručené monotonnosti převodní charakteristiky celého převodníku. Zpoždovací linka 2 umožňuje využít princip sdílení času, kdy lze najednou převádět dva po sobě jdoucí vzorky vstupního signálu prwním a druhým paralelním analogově číslicovým převodníkem 1 a 3.The wiring of the fast analog-to-digital converter works by converting the first parallel analog-to-digital converter 1 in the first stage of conversion to the first input voltage sample into a digital signal which is both written to the first register and converted by the analog-to-analog converter 2 to the corresponding current with a delayed current pattern, proportional to the first input voltage pattern. The current difference converted to voltage 8 is converted in the second conversion stage in a second parallel analog-to-digital converter 3 into a digital signal, one part of which is directly written to the second register 7 and the other part of which is summed in the digital adder 6 with the digital signal. a first parallel analogue-digital converter JL, which is registered in a first register 5 · Because the range of the second parallel analog-to-digital converter 2, and ^e at least two times greater than the resolution of the first parallel analogue-digital converter 2 / ^to said correction achieved guaranteed monotonicity transfer characteristics of the entire converter. The delay line 2 makes it possible to utilize the principle of time sharing, in which two successive input signal samples can be converted simultaneously by a first and a second parallel analog-to-digital converter 1 and 3.

Zapojení rychlého analogově číslicového převodníku podle vynálezu lze použít při konstrukci velmi rychlých převodníků, které se užívají v zápisnících přechodových dějů, číslicových oscilografech a při digitalizaci obrazových signálů.The fast analog-to-digital converter of the present invention can be used in the construction of ultra-fast converters used in transient recorders, digital oscillographs, and digitizing video signals.

Claims

OBJECT OF THE INVENTION

Fast analog to digital converter, characterized in that it consists of a first parallel analog to digital converter (1), whose input is simultaneously input of fast analog to digital converter and whose output is connected both to input of first register (5) and to input of analogue to digital converter (2), the output of which is connected via a resistor (8) to the ground terminal, via a delay line (4), to the input of the first parallel analog-to-digital converter (1) and to the input of the second parallel analog-to-digital converter (3) the output is connected to the first input of the second register (7) and the second output is connected to the second input of the digital adder (6), the first input of which is connected to the output of the first register (5), the second register (7), whose output is the output of a fast analogue digit converter.

1 drawing

Severography, η. p., MOST