CS254618B1

CS254618B1 - Wiring addressable converter number-number for cyclic control of power elements with resistive or inductive load

Info

Publication number: CS254618B1
Application number: CS863816A
Authority: CS
Inventors: Miroslav Losenicky
Original assignee: Miroslav Losenicky
Priority date: 1986-05-27
Filing date: 1986-05-27
Publication date: 1988-01-15
Also published as: CS381686A1

Abstract

Zapojení se týká adresovatelného převodníku číslo-střída pro cyklové řízení výkonových prvků s odporovou nebo iduktivní zátěží. Zapojení, v němž je použit adresový dekodér s pamětí, komparátorem a čítačem, dělička dvěma s indikátorem průchodu síťového napětí nulou, první hradlovací obvod s monostabilním klopným obvodem a druhý hradlovací obvod s oscilátorem a obvodem galvanického oddělení, pracuje s konstantní periodou, která je nejkratší možnou periodou umožňující cyklové řízení bez ohledu na charakter zátěže. Odpadá nutnost cyklického vybavování vypočtené hodnoty akčního signálu, neboť ta je uložena v paměti převodníku a nikoliv v paměti ústředního členu regulátoru, jak je tomu u stávajících zapojení»The wiring relates to an addressable transducer number-to-cycle for cyclic control of power elements with resistive or idle load. The wiring in which the address decoder with the memory, comparator and counter is used, the divider with the zero voltage indicator, the first gating circuit with the monostable flip-flop and the second gating circuit with the oscillator and the galvanic isolation circuit, works with a constant period that is the shortest possible period allowing cycling regardless of the nature of the load. There is no need to cyclically recalculate the calculated value of the action signal as it is stored in the memory of the converter and not in the memory of the central controller as is the case with existing wiring »

Description

Vynález se týká zapojení adresovatelného převodníku číslo-střída pro cyklové řízení výkonových prvků s odporovou nebo induktivní zátěží,BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a number-in-class addressable converter for cyclic control of power elements with resistive or inductive loads

V doposud užívaných zapojeních se stanoví zvlášř doba trvání impulsu a zvláŠt délka mezery, což vede ke kolísání periody signálu, jiné principy převodníků pro cyklové řízení pracují s periodou signálu, která se stanoví analogově. Obtíže vznikají též v důsledku fázového posuvu průběhu proudu vůči napětí, má-li zátěž induktivní složku. Dosavadní zapojení byla vesměs navrhována pro spolupráci se zátěží odporovou.In the circuits used up to now, the pulse duration and the gap length are determined separately, which leads to a fluctuation of the signal period. Difficulties also arise as a result of the phase shifting of the current / voltage curve when the load has an inductive component. The existing connections were mostly designed for cooperation with resistive loads.

Pro účely číslicového řízení je žádoucí, aby jeden výpočetní systém, tj. ústřední člen regulátoru, mohl zastat řízení několika regulovaných soustav, které jsou odlišeny adresou. Je tedy nezbytné, aby vypočítaný akční zásah, který je platný mezi dvěma okamžiky vzorkování pro zátěž s určitou adresou, byl uložen v paměti a zůstal tam tak dlouho, dokud nedojde k jeho aktualizaci. Hodnota skutečné akční veličiny musí s touto hodnotou vypočtené a zapamatované akční veličiny korespondovat. To se doposud provádělo tak, že se vypočtená akční veličina periodicky vybavovala z paměti číslicového řídicího členu.For the purposes of numerical control, it is desirable that a single computing system, that is, a central controller, be able to control several controlled systems that are distinguished by an address. It is therefore necessary that the calculated action, which is valid between two sampling times for a load with a particular address, is stored in memory and remains there until it is updated. The value of the actual action variable must correspond to this value of the calculated and memorized action variable. So far, this has been done by periodically recalculating the calculated actuator from the memory of the digital controller.

Uvedené nevýhody odstraňuje zapojení adresovatelného převodníku podle vynálezu. Jeho podstata spočívá v tom, že adresový dekodér je svým výstupem spojen se zapisovacím vstupem paměti, jejíž datový výstup je spojen σ prvním vstupem komparátoru. Jeho druhý vstup je připojen k výstupu citace, jehož vstup je spojen s výstupem děličky s modulem η”, která je svým vstupem připojena na výstup indikátoru průchodu sítového napětí nulou, který je zároveň spojen s prvním vstupem prvního hradlovacího obvodu. Jeho druhý vstup je připojen na výstup komparátoru. Výstup prvního hradlovacího obvodu je spojen se vstupem monostabilního klopného obvodu, jehož výstup je připojen na první vstup druhého hradlovacího obvodu. Na druhý vstup tohoto hradlovacího obvodu je připojen vstup oscilátoru a výstup druhého hradlovacího obvodu je spojen se vstupem obvodu galvanického oddělení.These disadvantages are overcome by the wiring of the addressable converter according to the invention. Its essence lies in the fact that the address decoder is connected with its output to the memory write input, the data output of which is connected by the first input of the comparator. Its second input is connected to the output of the quotation, the input of which is connected to the output of the divider with the η ”module, which is connected to the output of the zero-crossing line voltage indicator, which is also connected to the first input of the first gating circuit. Its second input is connected to the comparator output. The output of the first gating circuit is connected to the input of a monostable flip-flop whose output is connected to the first input of the second gating circuit. The oscillator input is connected to the second input of this gating circuit and the output of the second gating circuit is connected to the input of the galvanic isolation circuit.

Zapojení adresového převodníku podle vynálezu pracuje s konstantní periodou, přičemž tato perioda je nejkratší možnou periodou, umožňující cyklové řízení bez ohledu na charakter užité zátěže. Zároveň odpadá nutnost cyklického vybavování vypočtené hodnoty akčního signálu, protože ta je uložena v paměti převodníku a nikoliv v paměti ústředního členu regulátoru dosud užívaných zapojení.The wiring of the address transducer according to the invention operates with a constant period, this period being the shortest possible period, allowing cyclic control regardless of the nature of the load used. At the same time, there is no need to cyclically recalculate the calculated value of the action signal, since it is stored in the memory of the converter and not in the memory of the central member of the controller used to date.

Příklad zapojení podle vynálezu je popsán a jeho činnost je vysvětlena pomocí obr. 1, kde je uvedeno blokové schéma.An example of a circuit according to the invention is described and its operation is explained by means of Fig. 1, where a block diagram is shown.

Podle blokového schéma zapojení na obr. 1 je adresový dekodér 11 svým výstupem spojen se zapisovacím vstupem paměti 4, jejíž datový výstup je spojen s prvním vstupem komparátoru jj. Druhý vstup komparátoru 5 je připojen k výstupu čitače 2» jehož vstup je spojen s výstupem děličky 2 s modulem n*.According to the block diagram of FIG. 1, the address decoder 11 is connected to the write input of the memory 4, the data output of which is connected to the first input of the comparator 11. The second input of the comparator 5 is connected to the output of the counter 2, whose input is connected to the output of the divider 2 with the module n *.

V konkrétním zapojení podle vynálezu je použita dělička 2. dvěma, která je svým vstupem připojena na výstup indikátoru _1 průchodu sítového napětí nulou. Tento indikátor 1. je zároveň spojen s prvním vstupem prvního hradlovacího obvodu 7., jehož druhý vstup je připojen na výstup komparátoru Výstup prvního hradlovacího obvodu _7 je spojen se vstupem monostabilního klopného obvodu £}, jehož výstup je připojen na první vstup druhého hradlovacího obvoduIn a particular embodiment according to the invention, a divider 2 is used, which is connected to the output of the zero-crossing line voltage indicator 1 by its input. This indicator 1 is also connected to the first input of the first gating circuit 7, the second input of which is connected to the comparator output. The output of the first gating circuit 7 is connected to the input of the monostable flip-flop 8, whose output is connected to the first input of the second gating circuit.

9, na jehož druhý vstup je připojen výstup oscilátoru 6. Výstup druhého hradlovacího obvodu 9 je spojen se vstupem obvodu 10 galvanického oddělení.9 to which the output of the oscillator 6 is connected. The output of the second gating circuit 9 is connected to the input of the galvanic isolation circuit 10.

Na adresový vstup _1 adresového dekodéru 11 je přivedeno k-bitové číslo odpovídající adrese a na zapisovací vstup Z pak zapisovací impuls. Je-li zapisovací vstup paměti £ připojen na výstup adresového dekodéru 11, který odpovídá adrese, zapíše se s příchodem zapisovacího impulsu do paměti _4 n-bitové číslo, které je přivedeno na datový vstup D paměti 4. Toto číslo se objeví po zápisu na, výstupu paměti _4 a tedy i na prvním vstupu komparátoru 5..A k-bit number corresponding to the address is applied to the address input 1 of the address decoder 11 and a write pulse to the write input Z. If the write input of the memory 8 is connected to the output of the address decoder 11 corresponding to the address, the n-bit number that is applied to the data input D of the memory 4 is written to the memory 4 when the write pulse arrives. the output of the memory 4 and hence at the first input of the comparator 5.

Druhý vstup tohoto komparátoru je spojen s výstupem čítače _3, jehož vstup je připojen na výstup děličky 2^ dvěma. Vstup této děličky 2 je zapojen na výstup Indikátoru 1, průchodu síťového napětí nulou. Výstupní signál indikátoru _1 průchodu napětí sítě nulou je zároveň veden na první vstup hradlovacího obvodu 7, jehož druhý vstup je spojen s výstupem komparátoru 5_. Takto je zabezpečeno, že bude akční veličina dávkována po elementárních kvantech úmŽrných jedné periodě napětí sítě, což má význam v případě, je-li zátěží například transformátor. Výstup hradlovacího obvodu 7_ je připojen na vstup monostabilního klopného obvodu 8^, který vstupující impulsy prodlouží. Výstupní signál monostabilního klopného obvodu je přiveden na první vstup hradlovacího obvodu 9', jehož druhý vstup je spojen s výstupem oscilátoru Perioda výstupních impulsů oscilátoru musí být mnohem kratší než je perioda impulsů z monostabilního klopného obvodu £. Výstup hradlovacího obvodu je veden do obvodu 10 galvanického oddělení, jehož výstupní signál je určen pro cyklové řízení triaků nebo antiparalelní kombinace tyristorů, přičemž zátěž může být jak odporová tak i induktivní.The second input of this comparator is connected to the output of the counter 3, the input of which is connected to the output of the divider 2 by two. The input of this divider 2 is connected to the output of Indicator 1, passing the line voltage at zero. At the same time, the output signal of the zero crossing network voltage indicator is applied to the first input of the gating circuit 7, the second input of which is connected to the output of the comparator 5. In this way, it is ensured that the action variable is dosed after elementary quantities proportional to one period of mains voltage, which is important if the load is, for example, a transformer. The output of the gating circuit 7 is connected to the input of the monostable flip-flop 8, which extends the input pulses. The output signal of the monostable flip-flop is applied to the first input of the gating circuit 9 ', the second input of which is connected to the output of the oscillator. The output of the gating circuit is fed to a galvanic isolation circuit 10 whose output signal is intended for cyclic control of triacs or an antiparallel combination of thyristors, the load being both resistive and inductive.

předmEt vynálezuobject of the invention

Claims

object of the invention

Connection of addressable number-to-frequency converter for cyclic control of power elements with resistive or inductive load, characterized in that the address decoder (11) is connected with its output to the memory write input (4), the data output of which is connected to the first comparator input (5) the second input of which is connected to the output of the counter (3), the input of which is connected to the output of the divider (2) of the module n, which is connected to the output of the zero-crossing line voltage indicator (1); a gating circuit (7), the second input of which is connected to the output of the comparator (5), the output of the first gating circuit (7) is connected to the input of the monostable flip-flop (8), the output of which is connected to the first input of the second gating circuit to which the output of the oscillator (6) is connected, while the output of the second gating circuit (9) is connected to the input by the circuit (10) of the galvanic isolation.

1 drawing