CS257762B2 - Subscriber's set connection in telecommunications system - Google Patents
Subscriber's set connection in telecommunications system Download PDFInfo
- Publication number
- CS257762B2 CS257762B2 CS831259A CS125983A CS257762B2 CS 257762 B2 CS257762 B2 CS 257762B2 CS 831259 A CS831259 A CS 831259A CS 125983 A CS125983 A CS 125983A CS 257762 B2 CS257762 B2 CS 257762B2
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- data
- word
- words
- format
- frame
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 230000004048 modification Effects 0.000 claims description 5
- 238000012986 modification Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
- H04M11/068—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using time division multiplex techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Telephonic Communication Services (AREA)
- Near-Field Transmission Systems (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Description
Vynález se týká zapojení účastnického přístroje v telekomunikační soustavě pro použití telekomunikační výměny určené pro 'přenos číslicové informace mezi množinou výměn, pro přenos datové informace a různými rychlostmi mezi datovými terminály.
Je známo použití číslicových přenosových kanálů, určených například pro telefonii a pracujících s pulsní kódovou modulací, pro přenos datové informace, nejen v případech, kdy bitová rychlost datové informace představuje přesné dělence PGM kanálu, to jest 64 kbit/s, avšak také pro rychlost dat podle normy CCITT. Taková modulace je popsána ve švédském patentu č. 376 137, který popisuje příklad přenosu datové informace 2,4 kbit/s na standardním telefonním přenosovém kanálu 64 kbit/s.
Tato známá provedení však neřeší problém přenosu volitelné rychlosti dat bez podstatných úprav terminálové soupravy, při současné možnosti použití téže výměny jak pro vytváření hovorových spojení, tak i vytváření datových kanálů s různými rychlostmi přenosu dat. Známá provedení kromě toho neumožňují přenos několika toků dat s různými rychlostmi po tomtéž vedení, ami přenos navzájem smíšených synchronních a asynchronních toků dat.
Uvedené nedostatky známých zapojení odstraňuje zapojení účastnického přístroje v telekomunikační soustavě podle vynálezu, jehož podstata spočívá v tom, že pro přenos dat mezi datovým terminálem a vedením obsahuje obvody pro vytváření slova, vyrovnávací paměť, obvod pro vytváření formátu, počítací obvod a řídicí logický obvod, přičemž zapojení mezi vedením a terminálem obsahuje obvody pro určení začátků formátů, filtrační obvody, vyrovnávací paměť a výstupní obvod.
Nový a vyšší účinek vynálezu spočívá v tom, že každá z vysílacích terminálových souprav vytváří datový formát odpovídající předpokládané rychlosti dat, přičemž tento formát je výměnou přenášen, aniž by tato výměna byla informována, zda se vytvořeným spojením přenášejí datové nebo hovorové signály.
Vynález je dále objasněn na příkladu jeho provedení, který je popsán na základě připojených výkresů, které znázorňují na obr. 1 telekomunikační soustavu obsahující účastnický přístroj, obr. 2 vysílací část terminálové soupravy, obr. 3 přijímací část terminálové souprávy, obr. 4a, 4b příklady různých formátů použitých při vysílání s různými rychlostmi dat.
Na obr. 1 je schematicky znázorněna telekomunikační soustava podle vynálezu, která sestává ze dvou datových terminálových souprav 11a, 11b, propojených s výměnou 13 určenou pro vytvoření číslicového přenosu akustického signálu mezi dvěma účastnickými přístroji 12a, 12b. Výměna 13 je běžná číslicová výměna pracující na principu pulsní kódové modulace a spojující na kmitočtu 64 kbit/s například 30 účastnických přístrojů. Takové výměny jsou dobře známy například ze švédského patentového spisu číslo 351541 a nebudou zde proto popisovány.
Terminálové soupravy 11a, 11b sestávají z běžných součástí, to jest terminálu 14, interfaceového nastavovacího obvodu 1S, vysílacího-přijímiacího obvodu 16 a obvodu 17 pro vytváření datového formátu, který je podle vynálezu zapojen mezi interfacetovým nastavovacím obvodem 15 a vysílacím přijímacím obvodem 16. Obvod 17 pro vytváření datového formátu ve své vysílací části S převádí tok dat přicházející z terminálu 14 na formát, který může být přenášen kanálem 64 kbit/s, který je к dispozici, zatímco v přijímací části M se původní tok dat obnovuje.
Základní myšlenkou vynálezu je podrozdělení toku dat na binární slova o definované délce, která se pak přenášejí bitovou rychlostí PUM kanálu, avšak v počtu za 'časovou jednotku, který je potřebný pro rychlost dat. Rychlost bitů 64 kbit/s umoižňuije například podto normy CCITT rychlost přenosu dat 48 kbit/s, další bitová informace se vysílá pro synchronizaci a informaci interface, jak bude popsáno později. Jestliže je na vedení kromě 64 kbit/s kanálu к dispozici ještě další 16 kbit/s kanál, lze však přenášet data s vyšší rychlostí 56 kbit/s.
Na obr. 4a je znázorněno, jak je vytvořen formát pro přenos toku dat 48 kbit/s. Formát sestává z úvodní části formátu a datové části, která obsahuje osmibitová datová slova. Úvodní část formátu obsahuje formátové záchytné .slovo v bitových polohách 1.2 a 6.7, to jest 0,1, 10, a délkové slovo formátu v polohách 3—5 a >8—10, které indikuje počet dat následujících po úvodní .části formátu. Datová slova jsou doplněna devátým modifikačním bitem, který indikuje^ že .slovo obsahuje datovou .informaci nebo informaci .týkající se interímkce. Úvodní část a slova 3 následující informací jsou při příjmu oddělována z toku dal. Při úvodní části formátu dlouhé 10 bitů a šesti datových slovech o délce .9 bitů 64 kbit/s bude kanál přesně postačovat pro přenos toku dat 48 kbit/s. Je třeba poznamenat, že přenos informace pro interface je možný bez omezení rychlosti, jestliže se používají delší formáty, obsahující například 8 nebo 9 slov, neboť v tomto případě lze využít kapacitu, která je vyvážena menším počtem slov úvodní části. Při přenosu asynchronních znaků mohou datová slova obsahovat méně bitů, například 7 bitů.
To je podle vynálezu umožněno tím, že úvodní a závěrečné bity mohou být při vysílání odstraněny, jak bude popsáno později, a asynchronní slova rúohou být ve formátu umístěna se správnými znaky. Úvodní a závěrečné bity se pak připojují na přijí257762 mací straně při předávání slov v sériovém tvaru.
Jestliže je rychlost dat nízká, například 9,6 kbit/s — podle obr. 4b —, jsou к přenosu 9,6 bitu během 1 ms zapotřebí střídavě 1 a 2 datová slova s 8 bity. Po přečtení a vyslání datového slova je třeba na přenos příštího datového slova čekat dokud nedojde nejméně 8 bitů. Pokud nedošlo 8 bitů, vysílá se pouze úvodní část formátu obsahující délkové slovo 0 formátu, které indikuje, že za úvodní částí formátu nenásledují datová slova. Bezprostředně poté přijde další úvodní část formátu obsahující délkové slovo 0 formátu, dokud se neuloží nejméně 8 bitů, takže následuje datové slovo. V průběhu po sobě následujících 1 ms intervalů bude tedy vysílána úvodní část formátu, po které střídavě následují 1 a 2 datová slova, tj. v průběhu 5 intervalů následuje 1 slovo a v průběhu 1 intervalu 2 slova, zatímco zbylý prostor je těsně za sebou vyplněn úvodními částmi indikujícími nulovou délku formátu. Toto je patrné z obr. 4b a 2a, kde je znázorněno vytváření formátu na vysílací straně»
Na obr. 2 je schematicky znázorněna vysílací část obvodu 17 pro vytváření datového formátu, do které může přicházet jak synchronní, tak i asynchronní tok dat. Obvody 18, 19 pro vytváření slova, které jsou běžné konstrukce, podrozdělují přicházející synchronní a asynchronní tok dat na 8-bitová slova, poté co od nich byly odstraněny úvodní znaky, a zavádí je do vyrovnávacího registru 20. Obsah vyrovnávacího registru 20 se v komparátoru 21 srovnává s obsahem kódového registru 22, ve kterém je zaznamenáno· úvodní slovo, a jestliže se konstatuje souhlas, obdrží vyrovnávací registr 20 takový aktivační signál, že jeho obsah doplněný devátým, modifikačním bitem, se pres spínač 23 převede do vyrovnávací paměti 24. Úkolem inodifikačního bitu je umožnit oddělení informačních slov souvisejících s normálním tokem dat od těch informačních slov, která jsou zapotřebí pro přenos informace týkající se stavu interface na přijímací straně. Tyto informace se ukládají v- interfaceovém informačním registru 25 a jsou přes spínač 23 převáděny do vyrovnávací paměti 24, je-li spínač 23 nastaven řídicím registrem 26, který rovněž zajišťuje přivádění modifikačního bitu z neznázorněné řídicí jednotky do vyrovnávacího registru 20.
Vyrovnávací paměť 24 tvoří paměť pro uložení řady 9-bitových slov, která se vybavují podle principu první dovnitř — první ven. Čítače 27, 28 počítají přiváděné a vybavované bity a počítací obvod 29 průběžně vytváří rozdíl mezi těmito dvěma hodnotami. Tento rozdíl bude určovat počet slov obsažených ve formátu, který je indikován v úvodní části formátu. Obsah obvodu 30 pro vytváření formátu se odečítá na počátku každého formátu a obsahuje trvale zaznamenané záchytné slovo· formátu a prostor pro bity určující délku formátu nebo počet slov. V daném příkladu jsou bitové polohy 1, 2 a 6, 7 určeny pro záchytné slovo formátu umožňující poznání začátku formátu a bitové polohy 3—5 a 8—10 označují počet datových slov- ve formátu například 110, jestliže se po ukončení nejčastěji často se vyskytujícího formátu s rychlostí dat 48 kbit/s má z vyrovnávací paměti 24 odečíst 6 slov, a střídavě 1 a 0 při rychlosti 9,6 kbit/ /s — obr. 4a, 4b.
Přepínač 31 může být přepínán mezi výstupem vyrovnávací paměti 24 a výstupem obvodu 30 pro vytváření formátu. Jakmile informační obsah vyrovnávací paměti 24 odpovídá alespoň jednomu slovu, zaznamená řídicí logický obvod 34 toto číslo do obvodu pro vytváření formátu -a přestaví přepínač 31 tak, aby se jeho obsah přes paralelně-sériový převodník 32 přenesl do vedení, přičemž počítací obvod 29 se následně vynuluje. Po vypravení úvodního slova formátu se přepínač 31 přestaví na vstup vyrovnávacího registru a jeho obsah se slovo po slovu přes paralelně-sériový převodník 33 a přes vysílací-přijímací obvod 16 vyšle do vedení. Jestliže byl obsah vyrovnávací paměti 24 vyslán do vedení a hodnota počítacího obvodu 2S dosud odpovídá 0 slovům, pak se bezprostředně po posledním slovu předchozího formátu přes přepnutý přetpínač vypraví úvodní slovo formátu s informací o nulovém počtu slov. Toto se opakuje dokud počet slov uložených ve vyrovnávací paměti 24 není nejméně 1, načež se vyšle úvodní část formátu s následujícími datovými slovy. Je zřejmé, že z hlediska popsaného procesu není podstatné, zda přiváděný tok dat je synchronní nebo asynchronní, jaká je rychlost toku dat, nebo která mají asynchronní znaky.
Obr. 3 znázorňuje přijímací část obvodu 17 pro vytváření datového formátu. Přicházející tok dat se zavádí do obvodu 35 pro určení začátku formátu, například lObitového posuvného registru v zařízení pro synchronizaci a určení délky formátu. Úvodní slovo formátu obsahuje v bitových polohách 1,2 a 6,7 synchronizační slovo, například 0100, a totéž synchronizační slovo je zaznamenáno v dalším obvodu 36 pro určení začátku formátu, například v detektoru synchronizačního slova. Před provedením synchronizace se jednotlivé bity v obvodu 35 pro určení začátku formátu srovnávají s jednotlivými bity v detektoru synchronizačního slova. Provádí se to pomocí řídicího logického obvodu 37, který po dosažení synchronismu sepne kontakt 38, takže slovo následující ve formátu po úvodní části formátu může být zavedeno do filtračního obvodu 39, který je tvořen posuvným registrem. Obsah posuvného registru se pomocí srovnávacího· obvodu 41 srovnává s obsahem registru 40 kódového slova, aby se zjistilo, zda tok dat obsahuje informaci pro interface. Jestliže to není tento případ, spojí se fitrační obvod 39 pomocí přepínače 42 s vyrovnávací pamětí 43, ve které se může uložit řada 8bitových slov, která již byla ve filtračním obvodu 39 zbavena svých modifikačních bitů. Existuje alternativní možnost zbavit slova devátého bitu po přivedení prvního slova z vyrovnávací paměti 43, což ovšem z hlediska vynálezu není podstatné. Vyrovnávací paměť 43 je typu první dovnitř — první ven, stejně jako vyrovnávací paměť 24 na vysílací straně. Přepínač 42 je řízen srovnávacím obvodem 41 tak, že když modifikační bit indikuje, že datové slovo obsahuje informaci pro interface, je datové slovo zavedeno do interfaceového registru 45, ze kterého je vybaveno řídicí jednotkou pro získávání řídicí informace pro přijímací soupravu. Jestliže bylo dosažena synchronismu a přijímací soupravou, není potřeba přezkušovat úvodní část formátu při každém bitovém intervalu, nýbrž jen po každém formátu. Čítač 46 počítá počet bitů přicházejících po každé úvodní části formátu a indikátor 47 délky dostává z detektoru synchronizačního slova informaci o délce formátu, která je zaznamenána v úvodní části formátu, například 54 bitů. Pouze tehdy, jestliže čítač 46 dojde к této hodnotě, je řídicím logickým obvodem 37 aktivován obvod 36 pro určení začátku formátu, aby se provedlo nové srovnání s tokem přicházejících dat. Vyrovnávací paměť 43 je opatřena dvěma čítači, to
Claims (1)
- Zapojení účastnického přístroje v telekomunikační soustavě pro použití telekomunikační výměny určené pro přenos číslicové informace mezi množinou účastnických přístrojů, pro přenos datové informace s různými rychlostmi mezi datovými terminály, vyznačující se tím, že pro přenos dat mezi datovým terminálem a vedením obsahuje jest čítačem 48 na vstupní straně a čítačem 49 na výstupní straně. Obsahy těchto čítačů 48, 49 se přivádějí do rozdílového obvodu 50 pro určení rozdílu, který je pak odečítán indikátorem 53, takže podle toho, zda obsah vyrovnávací paměti 43 překročí nebo klesne pod určitou mezní hodnotu, lze zvyšovat nebo snižovat rychlost odečítání, takže je zabráněno přeplnění nebo nedoplnění. Datová slova z vyrovnávací paměti 43 se pres přepínač 55 a výstupní obvod 56 prostřednictvím interfaceového nastavovacího obvodu 15 vedou do datového terminálu 14. Informace určená pro přijímací terminál může být řídicí jednotkou formátového obvodu přepsána do registru 57 pro další vyslání do přijímacího terminálu po přepnutí přepínače 55. Vynález umožňuje například použití číslicové výměny pro přenos hovorového signálu a telefonního kanálu s kmitočtovým rozsahem 64 kbit/s pro přenos toku dat s rychlostí volitelnou v určitých mezích bez jakýchkoli úprav vlastní výměny. Nezbytné jsou pouze přídavné jednotky mezi datovým terminálem a vedením.Další výhody zařízení poodle vynálezu spočívají v tom, že toto zařízení umožňuje jak duplexování, to jest přenos více toků dat týmž přenosovým kanálem, tak i přenos synchronních a asynchronních toků dat, které jsou navzájem smíseny.VYNÁLEZUObvody (18, 19) pro vytváření slova, vyrovnávací paměť (24), obvod (30) pro vytváření formátu, počítací obvod (29) a řídicí logický obvod (34), přičemž zapojení mezi vedením a terminálem obsahuje obvody (35, 36) pro určení začátků formátů, filtrační obvody (39), vyrovnávací paměť (43) a výstupní obvod (56).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE8201154A SE430288B (sv) | 1982-02-24 | 1982-02-24 | Telekommunikationssystem for overforing av datainformation medelst en digital vexel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS257762B2 true CS257762B2 (en) | 1988-06-15 |
Family
ID=20346094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS831259A CS257762B2 (en) | 1982-02-24 | 1983-02-24 | Subscriber's set connection in telecommunications system |
Country Status (16)
| Country | Link |
|---|---|
| US (1) | US4536872A (cs) |
| EP (1) | EP0101486B1 (cs) |
| KR (1) | KR860002216B1 (cs) |
| AU (1) | AU554709B2 (cs) |
| CA (1) | CA1211825A (cs) |
| CS (1) | CS257762B2 (cs) |
| DE (1) | DE3364122D1 (cs) |
| DK (1) | DK486283D0 (cs) |
| ES (1) | ES520019A0 (cs) |
| FI (1) | FI833712A0 (cs) |
| MX (1) | MX154160A (cs) |
| MY (1) | MY8700256A (cs) |
| NO (1) | NO833853L (cs) |
| SE (1) | SE430288B (cs) |
| WO (1) | WO1983003036A1 (cs) |
| YU (1) | YU43383A (cs) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2551939B1 (fr) * | 1983-09-14 | 1985-10-11 | Cit Alcatel | Dispositif de transfert et de traitement de voies de donnees ou de signalisation d'un ensemble de lignes multiplex |
| US4697262A (en) * | 1984-12-20 | 1987-09-29 | Siemens Aktiengesellschaft | Digital carrier channel bus interface module for a multiplexer having a cross-connect bus system |
| EP0192139A3 (en) * | 1985-02-19 | 1990-04-25 | Tektronix, Inc. | Frame buffer memory controller |
| US4942515A (en) * | 1986-03-31 | 1990-07-17 | Wang Laboratories, Inc. | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame |
| US5151999A (en) * | 1986-03-31 | 1992-09-29 | Wang Laboratories, Inc. | Serial communications controller for transfer of successive data frames with storage of supplemental data and word counts |
| GB2198013B (en) * | 1986-11-28 | 1990-07-25 | Marconi Co Ltd | A communication system |
| JP2667868B2 (ja) * | 1988-04-06 | 1997-10-27 | 株式会社日立製作所 | セル・スイッチング・システム |
| US5237660A (en) * | 1988-12-27 | 1993-08-17 | Ncr Corporation | Control method and apparatus for controlling the data flow rate in a FIFO memory, for synchronous SCSI data transfers |
| US5072374A (en) * | 1989-11-07 | 1991-12-10 | Ge Fanuc Automation North America, Inc. | Method for communicating among a plurality of programmable logic controllers each having a dma controller |
| FR2655222B1 (fr) * | 1989-11-28 | 1992-02-07 | Alcatel Transmission | Procede et dispositif de transmission numerique d'informations, avec demande automatique de retransmission, ou "arq". |
| US5224108A (en) * | 1991-01-23 | 1993-06-29 | Mcdysan David E | Method and apparatus for call control signaling |
| JP3405800B2 (ja) * | 1994-03-16 | 2003-05-12 | 富士通株式会社 | Atmによる可変長セルの転送方式,atmによる可変長セルのスイッチ及びatmによる可変長セルの交換機 |
| US5742602A (en) * | 1995-07-12 | 1998-04-21 | Compaq Computer Corporation | Adaptive repeater system |
| DE19645054C2 (de) * | 1996-10-31 | 1999-11-25 | Sgs Thomson Microelectronics | Vorrichtung und Verfahren zur Selektion von Adressenwörtern |
| JP5374703B2 (ja) * | 2007-11-30 | 2013-12-25 | 測位衛星技術株式会社 | 位置情報提供システムおよび屋内送信機 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH514268A (de) * | 1970-09-30 | 1971-10-15 | Ibm | Verfahren zur Zeitmultiplex-Nachrichtenübertragung und Vermittlungseinrichtung zur Durchführung des Verfahrens |
| FR2430141A1 (fr) * | 1978-06-29 | 1980-01-25 | Glowinski Albert | Reseau de commutation numerique a division du temps bit a bit |
| JPS56161734A (en) * | 1980-05-16 | 1981-12-12 | Nec Corp | Interface device for pcm signal |
| US4471480A (en) * | 1981-12-23 | 1984-09-11 | International Telephone And Telegraph Corporation | Programmable controller for a TDM digital multiplexer-demultiplexer combination |
-
1982
- 1982-02-24 SE SE8201154A patent/SE430288B/sv not_active IP Right Cessation
-
1983
- 1983-02-21 MX MX196341A patent/MX154160A/es unknown
- 1983-02-21 EP EP83900749A patent/EP0101486B1/en not_active Expired
- 1983-02-21 AU AU13303/83A patent/AU554709B2/en not_active Ceased
- 1983-02-21 DE DE8383900749T patent/DE3364122D1/de not_active Expired
- 1983-02-21 US US06/552,045 patent/US4536872A/en not_active Expired - Lifetime
- 1983-02-21 WO PCT/SE1983/000055 patent/WO1983003036A1/en not_active Ceased
- 1983-02-23 KR KR1019830000740A patent/KR860002216B1/ko not_active Expired
- 1983-02-23 ES ES520019A patent/ES520019A0/es active Granted
- 1983-02-23 YU YU00433/83A patent/YU43383A/xx unknown
- 1983-02-23 CA CA000422180A patent/CA1211825A/en not_active Expired
- 1983-02-24 CS CS831259A patent/CS257762B2/cs unknown
- 1983-10-12 FI FI833712A patent/FI833712A0/fi not_active Application Discontinuation
- 1983-10-21 NO NO833853A patent/NO833853L/no unknown
- 1983-10-21 DK DK4862/83A patent/DK486283D0/da not_active Application Discontinuation
-
1987
- 1987-12-30 MY MY256/87A patent/MY8700256A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| YU43383A (en) | 1986-04-30 |
| KR860002216B1 (ko) | 1986-12-31 |
| AU554709B2 (en) | 1986-08-28 |
| DK486283A (da) | 1983-10-21 |
| DE3364122D1 (en) | 1986-07-24 |
| AU1330383A (en) | 1983-09-08 |
| DK486283D0 (da) | 1983-10-21 |
| MX154160A (es) | 1987-05-15 |
| ES8403259A1 (es) | 1984-03-01 |
| KR840003945A (ko) | 1984-10-04 |
| MY8700256A (en) | 1987-12-31 |
| CA1211825A (en) | 1986-09-23 |
| NO833853L (no) | 1983-10-21 |
| FI833712A7 (fi) | 1983-10-12 |
| EP0101486B1 (en) | 1986-06-18 |
| FI833712A0 (fi) | 1983-10-12 |
| EP0101486A1 (en) | 1984-02-29 |
| SE430288B (sv) | 1983-10-31 |
| SE8201154L (sv) | 1983-08-25 |
| US4536872A (en) | 1985-08-20 |
| WO1983003036A1 (en) | 1983-09-01 |
| ES520019A0 (es) | 1984-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461622A (en) | Method and apparatus for using SONET overheat to align multiple inverse multiplexed data streams | |
| US5422876A (en) | Out-of-band loopback control scheme | |
| US4700341A (en) | Stochastic time division multiplexing | |
| CS257762B2 (en) | Subscriber's set connection in telecommunications system | |
| USRE39216E1 (en) | Asynchronous processor access to a switch table in a network with isochronous capability | |
| US5361261A (en) | Frame-based transmission of data | |
| US4569062A (en) | Interface circuit for interfacing between asynchronous data in start/stop format and synchronous data | |
| US5054020A (en) | Apparatus for high speed data communication with asynchronous/synchronous and synchronous/asynchronous data conversion | |
| EP0055902A2 (en) | Transmitting a voice signal and data on a single channel | |
| JPS6323493A (ja) | 伝送装置及びその方法 | |
| EP0168927A2 (en) | Data transmission system | |
| EP0250075A3 (en) | Isdn d channel handler | |
| US5056084A (en) | System for transmitting hdlc frames on a pcm type link using a single hdlc circuit and a transposition buffer memory | |
| AU647621B2 (en) | Variable data rate channels for digital networks | |
| US3970798A (en) | Time division multiplex data transmission system | |
| US5144623A (en) | System for receiving and processing hdlc frames on a time division multiplex pcm type link, especially for a data switch | |
| CN87105673A (zh) | 三时隙数字用户线终端 | |
| US4105869A (en) | Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels | |
| US20110013651A1 (en) | Asynchronous Line Interface Rate Adaptation to the Physical Layer with Synchronous Lines at the Connection Layer | |
| US4774704A (en) | Interface circuit for connecting a digital equipment to a time multiplex link | |
| US5446731A (en) | Signaling channel data transmitting/receiving circuit of a primary multiplexer | |
| US5506845A (en) | ISDN terminal adapter using reduced memory for timing difference compensation | |
| US5751700A (en) | Communication terminal apparatus | |
| US5212688A (en) | TDM expansion bus | |
| IE54678B1 (en) | System for the digital transmission of video or picture telephone signals |