CS258346B1

CS258346B1 - Wiring to create multiple adjustable time intervals

Info

Publication number: CS258346B1
Application number: CS869491A
Authority: CS
Inventors: Bedrich Dusek; Pravdomil Lang; Jan Kondr; Jiri Pujman
Original assignee: Bedrich Dusek; Pravdomil Lang; Jan Kondr; Jiri Pujman
Priority date: 1986-12-18
Filing date: 1986-12-18
Publication date: 1988-08-16
Also published as: CS949186A1

Abstract

Řešení ee týká číslicového řízení obráběcích strojů a řeší zapojení pro vytvoření většího počtu nastavitelných časových Intervalů, Pořadové číalo časovače, podmínky jeho spuštění, typ a forma zadaný doby s časovým rastrem,^sou uloženy kodovaně v pevné paměti. Řídicí blok testuje podmínku spuštění daného časovače. V kladném případě se hodnota zadané doby časového intervalu zapíše do hodnotové matice a hodnota časového rastru do rastrová matice. Čítač se přednastaví na příslušnou hodnotu. Koincidenční blok čítá taktovací impulsy porovnává jejich póčet s hodnotou časového rastru. V případě bézezbytkového podílu čítač zmenší o jedničku aktuální časovou hodnotu. Ve vyhodnocovacím bloku se porovná stav časovače a typem časového intervalu. Řídicí blok vyhodnocuje stavy jednotlivých časovačů, · a nastavuje do příslušného stavu vnitřní proměnné ve své operační paměti nebo jednotlivé datové výstupy výstupního bloku. Řešení se využije u mikroprocesorových systémů pro řízení výrobních strojů a robotů,The solution ee concerns the numerical control of machine tools and solves the connection for creating a larger number of adjustable time intervals. The timer sequence number, its starting conditions, the type and form of the specified time with a time raster, are stored in coded form in the fixed memory. The control block tests the condition for starting the given timer. In the positive case, the value of the specified time of the time interval is written to the value matrix and the value of the time raster to the raster matrix. The counter is preset to the appropriate value. The coincidence block counts the clock pulses and compares their count with the value of the time raster. In the case of a remainderless fraction, the counter reduces the current time value by one. In the evaluation block, the timer state is compared with the type of time interval. The control block evaluates the states of the individual timers, and sets the internal variables in its operational memory or the individual data outputs of the output block to the appropriate state. The solution will be used in microprocessor systems for controlling production machines and robots,

Description

Vynález řeší zapojení obvodu pro realizaci většího počtu nastavitelných časových intervalů.The invention solves circuitry for realization of a plurality of adjustable time intervals.

Při číslicovém řízení výrobních strojů musí řídící systém umožňovat vytváření různých časových prodlev a intervalů, které zajišťují jeho správnou sekvenční činnost 'v souladu s technologickým výrobním programem. K takovým činnostem patří například periodické mazání ložisek, prodlevy k zajištění doběhu mechanismů apod.In numerical control of production machines, the control system must allow the creation of various time delays and intervals that ensure its correct sequential operation in accordance with the technological production program. Such activities include, for example, periodic lubrication of bearings, delays to ensure mechanism overrun, etc.

Jsou známa zapojení řídících systémů, kde se k vytváření časových intervalů používají zpožďovací nebo časová relé pracující na elektromechanickém principu, využívající vlastností kondenzátorú a indukčnosti jako energetických kapacit nebo vačkových mechanismů spojených přes převod s motorem. Nevýhodou těchto řešení je malá spolehlivost, velké nároky na prostor a velká spotřeba energie. U řídících systémů, využívajících ke zvýšení spolehlivosti a energetické účinnosti bezkontaktních spínačů, se časové intervaly a prodlevy vytvářejí využitím vlastností článků rezistor-kondenzátor, a to huS k přímému ovládání bezkontaktního spínače nebo prostřednictvím přizpůsobovacích obvodů, zvyšujících přesnost nastaveného časového intervalu nebo zmenšujících potřebnou kapacitu kondenzátorú. Nevýhodou těchto zapojení je malá přesnost, určovaná zejména tolerancemi a stabilitou použitých součástek.Control systems are known in which electromechanical delay or timing relays are used to generate time intervals, utilizing capacitors and inductance properties as energy capacities or cam mechanisms coupled through a motor transmission. The disadvantages of these solutions are low reliability, high space requirements and high energy consumption. In control systems using non-contact switches to increase reliability and energy efficiency, time intervals and delays are created using the characteristics of resistor-capacitor cells, huS to directly operate the contactless switch or through adaptation circuits to increase the accuracy of the set time interval or reduce the capacitor capacities required. . The disadvantage of these wiring is low accuracy, determined mainly by tolerances and stability of used components.

Ke změně nastaveného časového intervalu je nutný zásah do zapojení vedoucí k výměně rezistoru nebo kondenzátorú. To se obtížně zajišíuje při častějších a rozsáhlejších změnách technologického programu. Dále jsou známa zapojení^ ve kterých se používá většího množství programovatelných časovačů v integrálním provedení. V těchto zapojeních je možné nastavený časový interval měnit programově bez nutnosti elektrických zásahů do zapojení pájením nebo přepojováním. Nevýhodou je však složité zapojení, jež vyžaduje z důvodu přiměřené univerzálnosti řídících systémů dostatečně velký počet časovačů, které při jednodušších technologických programech nebudou využity a prodražují řídící systém. Jsou rovněž známa zapojení využívající k realizaci časových zpoždění a intervalů integrovaných řadičů a paměťových registrů. Nevýhodou těchto zapojení je menší rozsah realizovaných časových intervalů a typů časového zpoždění.Changing the set time interval requires an intervention in the wiring leading to the replacement of resistors or capacitors. This is difficult to achieve with more frequent and extensive changes to the technology program. Furthermore, circuits are known in which a plurality of programmable timers are used in an integral embodiment. In these wiring, the set time interval can be changed programmatically without the need for electrical interference to the wiring or soldering. The disadvantage, however, is the complicated wiring, which, due to the adequate universality of the control systems, requires a sufficiently large number of timers that will not be used in simpler technology programs and will make the control system more expensive. Connections utilizing integrated controllers and memory registers to realize time delays and intervals are also known. The disadvantage of these connections is a smaller range of realized time intervals and types of time delay.

Tyto nevýhody odstraňuje zapojení obvodu pro vytvoření většího počtu nastavitelných časových intervalů podle vynálezu. Podstata vynálezu spočívá v tom, že takto· vací výstup hodin je spojen s počítacím vstupem koincidenčního bloku. Informační výstup koincidenčního bloku je spojen s odčítacím vstupem čítače. Datový výstup čítače je spojen s informačním vstupem výběrového bloku, jehož informační výstup je spojen s přednastavovacím vstupem čítače. Informační výstup čítače je spojen s informačním vstupem vyhodnocovacího bloku, jehož obousměrný povelový' vývod je spojen s obousměrným povelovým vývodem výstupního bloku, s obousměrným povelovým vývodem výběrového bloku, s obousměrným povelovým vývodem řídicího bloku, s obousměrným povelovým vývodem vstupního bloku, s obousměrným povelovým vývodem stavové matice, s obousměrným povelovým vývodem rastrové matice, s obousměrným povelovým vývodem hodnotové matice a s obousměrným povelovým vývodem koincidenčního bloku. Informační vstup koincidenčního bloku je spojen s prvním obousměrným datovým vývodem výběrového bloku, se druhým obousměrným datovým vývodem výběrového bloku, s datovým vstupem výstupního bloku, s obousměrným datovým vývodem řídicího bloku, s datovým výstupem vstupního bloku, s obousměrným datovým vývodem vyhodnocovacího bloku, s obousměrným datovým vývodem hodnotové matice, s obousměrným datovým vývodem rastrové matice a s obousměrným datovým vývodem stavové matice·. Výběrový vstup stavové matice je spojen s výběrovým vstupem rastrové matice, s výběrovým vstupem hodnotové matice., s výběrovým vstupem vyhodnocovacího bloku, s výběrovým vstupem koincidenčního bloku, s výběrovým vstupem vstupního bloku, s výběrovým vstupem čítače, s adresovým výstupem řídicího bloku a_t s výběrovým vstupem výstupního bloku. Každý datový výstup 154.1 až 154.n výstupního bloku 15 je spojen s odpovídající výstupní svorkou zapojení. Každá vstupní svorka zapojení je spojena s odpovídajícím datovým vstupem vstupního bloku.These disadvantages are overcome by circuit wiring to create a plurality of adjustable time intervals according to the invention. The essence of the invention is that the clock output is connected to the counter input of the coincidence block. The information output of the coincidence block is associated with the counter input input. The data output of the counter is connected to the information input of the selection block, the information output of which is connected to the preset input of the counter. The information output of the counter is coupled to the information input of the evaluation block whose bidirectional command terminal is coupled to the bidirectional command output terminal, the bidirectional command terminal of the selection block, the bidirectional command terminal of the control block, and the bidirectional command terminal of the input block. state matrix, with bidirectional command terminal of raster matrix, with bidirectional command terminal of value matrix and with bi-directional command terminal of coincidence block. The information input of the coincidence block is coupled to the first bidirectional data output of the selection block, the second bidirectional data output of the selection block, the data input of the output block, the bidirectional data output of the control block, the output data of the input block, the bidirectional data output of the evaluation block, data matrix of value matrix, with bi - directional data matrix of raster matrix and bi - directional data matrix of state matrix. The state matrix selection input is coupled to the raster matrix selection input, the value matrix selection input, the evaluation block selection input, the coincidence block selection input, the input block selection input, the counter selection input, the control block address output, and _t s selection input of the output block. Each data output 154.1 to 154.n of output block 15 is coupled to a corresponding output terminal of the wiring. Each wiring input terminal is connected to the corresponding input block data input.

Výhodou uspořádání podle vynálezu je, žé umožňuje realizovat proměnný počet nastavitelných časových intervalů bez nutnosti používat nadbytečné integrované časovače. To vede ke snižování výrobních nákladů, k miniaturizaci zapojení a ke zvýšení spolehlivosti řídícího systému. Nastavení časového intervalu je programovatelné prostřednictvím pevné i operační paměti nebo přepínači v širokém rozsahu podle zvoleného Časového rastru. Přesnost realizovaných časových intervalů v tomto zapojení je dána pouze stabilitou časového normálu hodin a zvoleným rastrem. Zapojení umožňuje vytvářet různé typy časových intervalů, jako zpožděný přítah, zpožděný odpad, impuls definované délky, prodloužený impuls a zpožděný přítah s pamětí, což umožňuje efektivně programovat řídící systém a řídit stroj i podle velmi složitého technologického algoritmu.An advantage of the arrangement according to the invention is that it allows to realize a variable number of adjustable time intervals without having to use unnecessary integrated timers. This leads to reduced production costs, miniaturization of the wiring and increased control system reliability. The time interval setting is programmable via fixed and non-volatile memory or a wide-range switch according to the selected Time Grid. The accuracy of realized time intervals in this connection is given only by the stability of the time normal of the clock and the selected raster. The wiring allows to create different types of time intervals, such as delayed delay, delayed delay, pulse of defined length, extended pulse and delayed delay with memory, which allows to effectively program the control system and control the machine according to a very complex technological algorithm.

liif

Příklad uspořádání podle vynálezu je znázorněn v blokovém schématu na připojeném výkrese.An example of an arrangement according to the invention is shown in the block diagram of the attached drawing.

Jednotlivé bloky je možno charakterizovat takto. Stavová matice 1 je sestavena z pamětí typu RAM a z pomocných obvodů kombinačního charakteru. Slouží k uchování vyhodnoceného stavu jednotlivých časovačů. Rastrová matice 2 je sestavena z pamětí typu RAM a z pomocných obvodů kombinačního charakteru. Slouží k uchování zvoleného časového rastru jednotlivých časovačů. Hodnotová matice J je sestavena z pamětí typu RAM a z pomocných obvodů kombinačního charakteru. Slouží k uchování aktuální Časové hodnoty jednotlivých časovačů. Vyhodnocovací blok £ je sestaven z logických obvodů kombinačního a sekvenčního charakteru a slouží k vyhodnocení stavu jednotlivých časovačů podle jejich typu a aktuální časové hodnoty. Koincidenční blok je sestaven z logických obvodů kombinačního a sekvenčního charakteru a slouží k detekování shody časového rastru jednotlivých čítačů s bezezbytkovým podílem reálného času zapojení. Hodiny 6 jsou tvořeny krystalem řízeným oscilátorem a děliči kmitočtu a slouží ke generování taktovacích signálů formujících reálný čas zapojení, čítač 2 je tvořen integrovaným obousměrným čítačem na základě aritmeticko-logické jednotky a pomocnými logickými obvody a slouží k postupnému zmenšování předvolené časové hodnoty jednotlivých časovačů. Výběrový blok 8 je sestaven z logických obvodů kombinačního a sekvenčního charakteru a slouží k přepínání informací přicházejících na vstupy čítače. Řídicí blok 2. je realizován integrovaným řadičem, operační pamětí typu RAM, pevnou pamětí typu EPROM a potřebnými podpůrnými logickými obvody. Řeší základní funkce zapojení a koordinuje vzájemnou činnost ostatních bloků. Vstupní blok 14 se skládá ze statických pamětí a proti258346 poruchových členů· Zprostředkovává přenos dvouhodnotových informací mezi obráběcím strojem a řídícím systémem. Vstupní blok 15 se skládá ze statických pamětíprotiporuchových členů a výstupních výkonových bezkontaktních spínacích prvků. Slouží ke spínání akčních Členů stroje.Individual blocks can be characterized as follows. The state matrix 1 is composed of RAM memories and auxiliary circuits of a combination nature. It serves to keep the evaluated status of individual timers. The raster matrix 2 consists of RAM memories and auxiliary circuits of a combinational nature. It is used to keep the selected time grid of individual timers. The value matrix J is composed of RAM memories and auxiliary circuits of a combination nature. It keeps the current Time value of each timer. The evaluation block 8 is composed of combinational and sequential logic circuits and serves to evaluate the status of individual timers according to their type and current time value. The coincidence block consists of logic circuits of combinational and sequential character and serves for detecting the matching of the time grid of individual counters with the residual proportion of real wiring time. Clock 6 consists of crystal controlled oscillator and frequency dividers and serves to generate clock signals forming real-time connection, counter 2 is made up of an integrated bidirectional counter based on an arithmetic-logic unit and auxiliary logic circuits and serves to gradually reduce the preset time value of individual timers. Selection block 8 is composed of combinational and sequential logic circuits and serves to switch information coming to the counter inputs. Control block 2 is implemented by an integrated controller, RAM, RAM, EPROM, and the necessary supporting logic circuits. It solves the basic functions of involvement and coordinates the mutual activities of other units. Input block 14 consists of static memories and anti-theft members. Intermediate transmission of two-valued information between the machine tool and the control system. The input block 15 consists of static memories of the fault elements and output power contactless switching elements. It is used to switch the actuators of the machine.

Zapojení jednotlivých bloků obvodu pro vytváření většího počtu nastavitelných časových intervalů je provedeno takto. Obousměrný povelový vývod 11 stavové matice i je spojen s obousměrným povelovým vývodem 21 rastrové matice 2, s obousměrným povelovým vývodem 31 hodnotové matice 2» ⁰ obousměrným povelovým vývodem 42 vyhodnocovacího bloku £, s obousměrným povelovým vývodem 52 koincidenčního bloku 2» ⁰ obousměrným povelovým vývodem 92 řídicího bloku 2» ⁰ obousměrným povelovým vývodem 142 vstupního bloku 14. s obousměrným povelovým vývodem 152 výstupního bloku 15 a s obousměrným povelovým vývodem 84 výběrového bloku 2· Informační výstup .The connection of the individual blocks of the circuit for creating a plurality of adjustable time intervals is performed as follows. Bidirectional command terminal 11 state matrix and is connected to the bidirectional by command terminal 21 raster nut 2, with the bidirectional by command terminal 31 values nut 2 ^»0 bidirectional by command terminal 42 of the evaluation unit £, with the bidirectional by command terminal 52 of the coincidence unit 2» ⁰ bidirectional by command terminal 92 control block 2 ^{0 with} bidirectional command terminal 142 of input block 14 with bidirectional command terminal 152 of output block 15 and bidirectional command terminal 84 of selection block 2 · Information output.

výběrového bloku 8 je spojen s přednastavovacím vstupem, čítače χ. Datový výstup 74 čítače χ je spojen s informačním vstupem 83 výběrového bloku 2· Erwií' obousměrný datový vývod 81 výběrového bloku 2 je spojen s obousměrným datovým vývodem 32 hodnotové matice 2· Výběrový vstup 33 hodnotové matice 2 3® spojen s výběrovým vstupem 23 rastrové matice 2» s výběrovým vstupem 13 stavové matice 1, s výběrovým vstupem 44 vyhodnocovacího bloku s výběrovým vstupem 55 koincidenčního bloku 2» ⁰ výběrovým vstupem, 73 čítače χ, s adresovým výstupem 93 řídioího bloku 2» s výběrovým vstupem 143 vstupního bloku 14 a s výběrovým vstupem 153 výstupního bloku 15. Datový vstup 151 výstupního bloku 15 je spojen s datovým výstupem 141 vstupního bloku 14. s obousměrným datovým vývodem 91 řídicího bloku 2» ⁰ druhým obousměrným datovým vývodem 85 výběrového bloku 2» s obousměrným datovým vývodem 41 vyhodnocovacího bloku s obousměrným datovým vývodem 22 rastrové matice 2, s obousměrným datovým vývodem 12 stavové matice las informačním vstupem 51 koincidenč258346 ního bloku 2* Informační výstup 53 koincidenčního bloku % je spojen s odčítacím vstupem 71’ čítače £. Informační výstup 72 čítače X je spojen s informačním vstupem 43 vyhodnocovacího bloku Taktovací výstup 61 hodin 6 je spojen s počítacím vstupem 54 koincidenčního bloku 2·selection block 8 is connected to the preset input, counters χ. The data output 74 of the counter χ is coupled to the information input 83 of the sampling block 2. The Erwia bidirectional data output 81 of the selection block 2 is connected to the bidirectional data output 32 of the value matrix 2. 2 »with selection input 13 of status matrix 1, with selection input 44 of evaluation block with selection input 55 of coincidence block 2» ^{0 with} selection input, 73 counters χ, with address output 93 of control block 2 »with selection input 143 of input block 14 and with selection input 153 of the output block 15. The data input 151 of the output block 15 is connected to the data output 141 of the input block 14 with the bidirectional data output 91 of the control block 2 » ^{0 with the} second bidirectional data output 85 of the selection block 2» with the bidirectional data output 41 of the evaluation block. outlet 22 of raster nut 2, so by the bi-directional state matrix data terminal 12 and by the information input 51 of the coincidence block 2 * The information output 53 of the coincidence block% is connected to the subtraction input 71 'of the counter 6'. The information output 72 of the counter X is connected to the information input 43 of the evaluation block. The clock output 61 hours 6 is connected to the counting input 54 of the coincidence block 2.

První až poslední datový vstup 144*1 až 144*n vstupního bloku 14 je spojen s odpovídající první až poslední vstupní svorkou 201 až 20n zapojení. První až poslední výstupní svorka 301 až 30n zapojení je spojenas odpovídajícím prvním až posledním datovým výstupem 154.1 až 154.n výstupního bloku 15*The first to last data input 144 * 1 to 144 * n of the input block 14 is coupled to the corresponding first to last input terminal 201 to 20n of the wiring. The first to last output terminal 301 to 30n of the wiring is connected to the corresponding first to last data output 154.1 to 154.n of the output block 15 *

Zapojení pracuje takto. Pořadové číslo časovače, podmínky, jeho spuštění, typ a forma žádané doby s časovým rastrem jsou uloženy kódované v pevné paměti řídicího bloku 2» který tyto kódy cyklicky interpretuje a řídí tak činnost zapojení* Řídicí blok 2 P^i tom nejprve testuje podmínku spuštění daného časovače, pokud podmínka závisí na signálu přiváděném ze stroje, potom se tento signál do řídicího bloku 2 přenese prostřednictvím vstupního bloku 1£, který načítá signály přiváděné prostřednictvím vstupních svorek 201 až 20n zapojení na první až poslední datový vstup 144*1 až 144*n vstupního bloku 14* Žádaný signál se vybírá prostřednictvím informací postupujících z obousměrného povelového vývodu 92 a adresového výstupu 93 řídicího bloku 2 k obousměrnému povelovému vývodu 142 a k výběrovému vstupu 143 vstupního bloku 14 a přenáší se z datového vývodu 91 řídicího bloku 2· Pokud podmínka spuštění Časovače závisí na vnitřním signálu řídicího bloku 2» potom se tento signál přečte z jeho operační paměti RAM. V případě, že platí podmínka spuštění daného časovače, zapíše řídicí blok 2 hodnotu žádané doby trvání časového intervalu prostřed- niotvím výběrového bloku 8 na příslušné místo do hodnotové · matice 2 a hodnotu časového rastru zapíše na příslušné místo odpovídající číslu časovače do rastrové matice 2.The wiring works as follows. Timer sequence number, conditions, start, type and form of time set with a time grid are stored coded in the fixed memory of control block 2 »which interprets these codes cyclically and controls the operation of the wiring * Control block 2 timer, if the condition depends on the signal fed from the machine, then this signal is transmitted to control block 2 via input block 16 which reads the signals fed through input terminals 201 to 20n to the first to last data input 144 * 1 to 144 * n input block 14 * The desired signal is selected via information flowing from bidirectional command terminal 92 and address output 93 of control block 2 to bidirectional command terminal 142 and select input 143 of input block 14 and transmitted from data terminal 91 of control block 2. The timers depend on the internal signal of control block 2, then this signal is read from its RAM. If the trigger condition of the timer is valid, control block 2 writes the value of the desired time interval via selection block 8 to the appropriate location in the value matrix 2 and writes the time grid value to the appropriate location corresponding to the timer number in the raster matrix 2.

Hodnota žádané doby trvání časového intervalu a časového rastru se při tom může v závislosti na kódu v pevné paměti řídicího bloku £ přenášet ve formě konstanty z pevné parněti, nebo ve formě proměnné hodnoty z operační paměti, případně ve formě proměnné hodnoty či konstanty, která se přivádí do zapojení prostřednictvím vstupního bloku 14.Depending on the code in the fixed memory of the control block 6, the value of the desired duration and time raster can be transmitted in the form of a fixed-point constant or in the form of a variable value from the operating memory or in the form of a variable or constant. it is connected via input block 14.

Dále řídicí blok 2 interpretuje kod typu časovače a přednosem informace ze svého obousměrného datového vývodu £1 na obousměrný datový vývod 12 stavové matice 1, nastaví v příslušném místě stavové matice 1 odpovídající logický stav časovače· K zápisu informací na jednotlivá místa stavové matice χ, rastrové matice 2, či hodnotové matice 2 ee využívá signálů, které se přivádějí z řídicího bloku 2 na obousměrné povelové vývody 11, 21, 31 a na výběrové vstupy 1£, Ζ2» 22. stavové matice 1, rastrové matice 2 a hodnotové matice 2* ^v dalším kroku se na pokyn z řídicího bloku 2 přečte pro každý jednotlivý časový interval informace, která přichází z obousměrného datového vývodu 22 rastrové matice 2 na informační vstup 51 koincidenčního bloku 2* Dále se přečte informace, která přechází z obousměrného datového vývodu 32 hodnotové matice 2 ha první obousměrný datový vývod 81 výběrového bloku 8. Odtud se časová hodnota přenese prostřednictvím informačního výstupu 82 výběrového bloku 8 na přednastavovací vstup 75 čítače χ a po příchodu povelu z řídicího bloku £ ha výběrový vstup H se čítač přednastaví na příslušnou časovou hodnotu· Koincidenční blok 2 čítá taktovací impulsy přicházející na jeho počítací vstup 54 ^z taktovacího výstupu 61 hodin 6 a porovnává jejich počet s hodnotou časového rastru·Furthermore, the control block 2 interprets the timer type code and prefers information from its bidirectional data terminal 61 to the bidirectional data terminal 12 of the state matrix 1, sets the corresponding logic state of the timer at the appropriate location of the state matrix. matrix 2 or value matrix 2 ee uses signals that are fed from control block 2 to bidirectional command terminals 11, 21, 31 and to selection inputs 16, 22 '. state matrix 1, raster matrix 2 and value matrix 2 * ^{in the} next step, the information coming from the bi-directional data pin 22 of the raster matrix 2 to the information input 51 of the coincidence block 2 is read for each individual time interval on the control block 2. 2 ha first bidirectional data outlet 81 of the selection bl From here, the time value is transmitted via information output 82 of selection block 8 to the preset input 75 of the counter χ and upon receipt of a command from control block h and selection input H, the counter is preset to the appropriate time value. counting input 54 ^from clock output 61 hours 6 and compares their number with the time grid value ·

V případě jejich bezezbytkového podílu vyšle koincidenční blok 2 ^ze svého informačního výstupu 53 signál na odčítací vstup 71 čítače χ a čítač zmenší o jedničku aktuální časovou hodnotu· V opačném případě se přejde k dalšímu v pořadí časovému intervalu. Pokud zmenšený obsah čítače χ není nulový, přenese se upravená časová hodnota z jeho datového výstupu 74 na informační výstup 83 výběrového bloku 8, odkud se zanese na příslušné místo v hodnotové matici 2· Pokud je obsah čítače χ po zmenšení o jedničku nulový, přenese se nulová časová hodnota rovněž na příslušné místo hodnotové matice 2« Současně se přenese informace o doběhnutí časového intervalu z informačního výstupu 72 čítače χ na informační vstup 43 vyhodnocovacího bloku £. Ve vyhodnocovacím bloku £ se porovná stav časovače s typem časového intervalu a nově vyhodnocený stav časo-vače se zapíše do stavové matice 1. V závěru celého cyklu vyhodnocuje řídicí blok χ podle údajů vé své pevné paměti stavy jednotlivých časovačů a na základě toho nastaví řídicí blok 2 ^do příslušného stavu vnitřní proměnné ve své operační paměti nebo jednotlivé odpovídající datové výstupy výstupního bloku 15 a dále se celý cyklus periodicky opakuje.In the case of their residual fraction, the coincidence block 2 sends a signal ^from its information output 53 to the subtraction input 71 of the counter χ and the counter decreases by one the current time value. Otherwise, it proceeds to the next time interval. If the reduced content of the counter χ is not zero, the adjusted time value is transferred from its data output 74 to the information output 83 of the selection block 8, from where it is entered at the appropriate location in the value matrix 2. At the same time, the time lapse information is transmitted from the information output 72 of the counter χ to the information input 43 of the evaluation block £. In the evaluation block 8, the timer status is compared with the time interval type and the newly evaluated timer status is written to the state matrix 1. At the end of the cycle, the control block χ evaluates the states of the individual timers according to its fixed memory. 2 ^d of the respective state of the internal variable in its operating memory or the individual corresponding data outputs of the output block 15 and the cycle is repeated periodically thereafter.

Vynálezu se využije u mikroprocesorových systémů pro řízení výrobních strojů, robotů a dalších zařízení* kde je nutné pro zajištění správného ohodu technologického programu realizovat větší počet časových intervalů.The invention is applicable to microprocessor systems for the control of production machines, robots and other devices where a greater number of time intervals have to be realized to ensure the correct operation of the technology program.

Claims

A circuit for generating a plurality of adjustable Sas intervals, characterized in that the clock output (61) of the clock (6) is connected to a counting input (54) of the coincidence block (5) whose information output (53) is connected to a subtracting input (71). a counter (7) whose data output (74) is connected to the information input (83) of the selection block (8), whose information output (82) is connected to the preset input (75) of the counter (7), whose information output (72) ) is connected to the information input (43) of the evaluation block (4), whose bidirectional command terminal (42) is connected to the bidirectional command terminal (152) of the output block (15), to the bidirectional command terminal (84) of the selection block (8); with bidirectional command terminal (92) of control block (9), with bidirectional command terminal (142) of input block (14)., with bidirectional command terminal (11) of state nut (1), with bidirectional command terminal (21) r astric matrix (2), with a bidirectional command terminal (31) of the value matrix (3) and a bidirectional command terminal (52) of the coincidence block (5), whose information input (51) is connected to the first bidirectional data terminal (81) of the selection block ( 8), with a second bidirectional data output (85) of the selection block (8), with a data input (151) of the output block (15), with a bidirectional data output (91) of the control block (9), with a data output (141) block (14), with bidirectional data pin (41) of the evaluation block (4), with bidirectional data pin (32) of the value matrix (3), with bidirectional data pin (22), raster matrix (2) and b bidirectional data pin (12) ) a state matrix (1) whose selection input (13) is connected to the selection input (23) of the raster matrix (2), to the selection input (33) of the value matrix (3), to the selection input (44) of the evaluation block (4) , with selective input (55) of coincidence block (5), β selection input (143) of input block (14), with select input (73) of counter (7), address output (93) of control block (9), and select input (153) of output block (15), whose data output (154 ·! to 154.n) is connected to a corresponding output terminal (30.1 to 30.n) of the wiring, each input terminal (20.1 to 20.n) of which is connected to a corresponding data input (144.1 to 144.n) of the input block (14).