CS259436B1

CS259436B1 - Wiring the clock path in the repeater

Info

Publication number: CS259436B1
Application number: CS868396A
Authority: CS
Inventors: Ludomir Vojta; Josef Petrasek
Original assignee: Ludomir Vojta; Josef Petrasek
Priority date: 1986-11-19
Filing date: 1986-11-19
Publication date: 1988-10-14
Also published as: CS839686A1

Abstract

Zapojení se týká taktovací cesty v opakovači přenosového systému s pulsně kódovou modulací — PCM — prvního řádu. Symetrický signál z místa rozhodnutí opakovače je přiváděn na vstupní svorky. Kladné impulsy z výstupu prvního hradla budí rezonanční laděný obvod tvořený prvním a druhým kondenzátorem a indukčností. Na první výstupní svorce je obdélníkový průběh se střídou 1:1. Zpožďovací člen s přesným fázovým zpožděním umožňuje přesné umístění ná- běžných hran impulsů na druhé výstupní svorce do středu impulsů v místě rozhodnutí. Zapojení je vhodné pro přenosové systé my s PCM prvního řádu, které přenášejí signál v kódu AMI nebo HDB3 v rozsahu pracovních teplot od —50 do + 60°C.The connection concerns the clock path in the repeater of a first-order pulse code modulation — PCM — transmission system. The symmetrical signal from the repeater decision point is fed to the input terminals. Positive pulses from the output of the first gate excite a resonant tuned circuit formed by the first and second capacitors and an inductor. A rectangular waveform with a duty cycle of 1:1 is present at the first output terminal. A delay element with a precise phase delay allows for the precise positioning of the leading edges of the pulses at the second output terminal to the center of the pulses at the decision point. The connection is suitable for first-order PCM transmission systems that transmit a signal in the AMI or HDB3 code in the operating temperature range from —50 to + 60°C.

Description

Vynalez še týká zapojení taktovací cesty v opakovači přenosového systému s pulsně kódovou modulací — PCM — prvního řádu.The invention relates to a clock circuit connection in a repeater of a first order pulse code modulation (PCM) transmission system.

Jsou známa zapojení taktovací cesty, která používají laděný LC obvod buzený z tranzistoru. Součástí taktovací cesty je fázovací stupeň obsahující druhý laděný LC obvod. Nevýhodou je, že hodnotu zpoždění je nutné individuálně nastavovat. Známá zapojení nejsou vhodná pro· vyšší integraci obvodů. Obtížné je dosažení kmitočtové a fázové stability v požadovaném rozsahu pracovních teplot od —40 do +50 °C.There are known circuit paths that use a tuned LC circuit driven from a transistor. Part of the clocking path is a phasing stage containing a second tuned LC circuit. The disadvantage is that the delay value must be set individually. Known connections are not suitable for higher circuit integration. It is difficult to achieve frequency and phase stability in the required operating temperature range from -40 to +50 ° C.

Účelem vynálezu je odstranit uvedené nevýhody, přičemž podstata vynálezu spočívá v tom, že na vstupní svorky jsou připojeny vstupy prvního hradla, jehož výstup je připojen přes první kondenzátor na paralelní kombinaci druhého· kondenzátoru a indukčnosti. Druhý konec této paralelní kombinace je připojen jednak přes první odpor ke kladné svorce zdroje, jednak přes třetí kondenzátor k zemní svorce a jednak přes první a druhou diodu v propustném směru a druhý odpor k zemní svorce. Odbočka z indukčnosti je připojena na vstup druhého hradla, jehož výstup je připojen k první výstupní svorce a zároveň na vstup zpožďovacího členu, jehož výstup je připojen na vstup třetího hradla, jehož výstup je připojen k druhé výstupní svorce.It is an object of the present invention to overcome these disadvantages, wherein the first terminals are connected to the input terminals, the output of which is connected via a first capacitor to a parallel combination of the second capacitor and the inductance. The other end of this parallel combination is connected via a first resistor to the positive terminal of the power supply, via a third capacitor to the ground terminal, and through the first and second diodes in the forward direction and a second resistor to the ground terminal. A branch from the inductor is connected to the input of the second gate whose output is connected to the first output terminal and at the same time to the input of the delay member whose output is connected to the input of the third gate whose output is connected to the second output terminal.

Zapojení podle vynálezu je jednoduché a spolehlivé s nízkým příkonem. Nastavovací prvek je jediný. V rozsahu požadovaných pracovních teplot je kmitočtově a fázově stabilní.The connection according to the invention is simple and reliable with low power consumption. The adjuster is the only one. It is frequency and phase stable within the required operating temperature range.

Příklad vynálezu je dále popsán pomocí výkresu. Na vstupní svorky 1, 1‘ jsou připojeny vstupy prvního hradla Hl. Jeho· výstup je připojen přes první kondenzátor Cl na paralelní kombinaci druhého kondenzátoru C2 indukčnosti L. Druhý konec této paralelní kombinace je připojen jednak přes první odpor R1 ke kladné svorce +U zdroje, jednak přes třetí kondenzátor C3 k zemní svorce a jednak přes první a druhou diodu Dl, D2 v propustném směru a druhý odpor R2 k zemní svorce. Odbočka z indukčnosti L je připojena na vstup druhého hradla H2. Jeho výstup je připojen k první výstupní svorce 2 a zároveň na vstup zpožďovacího členu ZO. Výstup zpožďovacího členu ZO je připojen na vstup třetího hradla H3, jehož výstup je připojen k druhé výstupní svorce 3.An example of the invention is further described by means of a drawing. Inputs of the first gate H1 are connected to the input terminals 1, 1 ‘. Its output is connected via the first capacitor C1 to the parallel combination of the second capacitor C2 of the inductance L. The other end of this parallel combination is connected via the first resistor R1 to the positive terminal + U of the source, through the third capacitor C3 to the ground terminal and a second forward diode D1, D2 and a second resistor R2 to ground terminal. A branch from inductance L is connected to the input of the second gate H2. Its output is connected to the first output terminal 2 and at the same time to the input of the delay member ZO. The output of the delay member ZO is connected to the input of the third gate H3, the output of which is connected to the second output terminal 3.

Symetrický signál z místa rozhodnutí opakovače je přiváděn na vstupní svorky 1, 1‘. Stejnosměrné předpětí na obou vstupech prvního hradla Hl je voleno tak, aby signál na výstupu prvního hradla. Hl měl tvar kladných impulsů o šířce Ti, kde platí T/2gTl«T, kde T je interval jednoho impulsního místa. U systémů s PCM prvního řádu je T = 488 ns. Tímto impulsním sledem je buzen rezonanční laděný obvod tvořený prvním a druhým kondenzátorem Cl a C2 a indukčnosti L. Druhý kondenzátor C2 je jediný nastavovací prvek zapojení. Jeho velikost je třeba nastavit tak, aby bylo dosaženo· maximální úrovně sinusového signálu na odbočce indukčnosti L. Úroveň sinusového signálu na vstupu druhého hradla H.2 kolísá vlivem kolísajícího počtu v přicházejícím signálu. Na první výstupní svorce 2 musí být v celém rozsahu provozních teplot i při přípustném kolísání napájecího napětí opakovače obdélníkový průběh se střídou 1 :1 a s periodou T. Na dodržení tohoto přesného průběhu závisí šířka výstupních impulsů opakovače, jejíž stálost je důležitá pro přenosové vlastnosti opakovacího úseku. Na vstupu druhého hradla H2 je stejnosměrné předpětí vytvořené průtokem proudu oběma diodami Dl a D2 a druhým odporem R2 z kladné svorky +U zdroje přes první odpor Rl. Druhým odporem R2 je nastaveno takové předpětí vstupu druhého hradla H2, aby ke změně logické úrovně na jeho výstupu docházelo právě při průchodu sinusového signálu nulou. První a druhá dioda Dl a D2 snižují vliv přípustného kolísání napájecího napětí opakovače na toto předpětí a teplotně kompenzují změny spínací úrovně druhého hradla H2 v rozsahu provozních teplot. Z hlediska střídavého signálu tvoří sériová kombinace diod Dl a D2 a druhého odporu R2 zkrat vlivem třetího blokovacího kondenzátoru C3. Druhé hradlo H.2 je typu ALS s potřebnou poměrně vysokou vstupní impedancí, například 10 kň, což ovlivňuje činitel jakosti Q rezonančního obvodu. Mezi výstup druhého hradla H2 a vstup třetího hradla H3 je vložen zpožďovací člen ZO s přesným fázovým zpožděním pro přesné umístění náběžných hran impulsů na druhé výstupní svorce 3 do středu impulsů v místě rozhodnutí. Právě v tomto· okamžiku je rozhodováno o přítomnosti či nepřítomnosti přenášeného impulsu. Tato informace je uložena do paměti a pomocí impulsů z první výstupní svorky 2 je z této paměti čtena. Toto zapojení umožňuje podstatné zjednodušení zpožďovacího členu ZO, neboť na druhé výstupní svorce 3 není nutno dodržet přesnou šířku impulsů a rozhoduje pouze poloha náběžných hran.A symmetrical signal from the repeater's decision point is applied to the input terminals 1, 1 ‘. The DC bias on both inputs of the first gate H1 is selected so that the signal at the output of the first gate. H1 was in the form of positive pulses with a width of Ti, where T / 2gTl " T, where T is the interval of one pulse site. For systems with first order PCM, T = 488 ns. This impulse sequence is driven by a resonant tuned circuit formed by the first and second capacitors C1 and C2 and the inductance L. The second capacitor C2 is the only circuit setting element. Its size must be adjusted so that the maximum level of the sinusoidal signal at the inductance tap L. is reached. The first output terminal 2 must have a rectangular waveform with 1: 1 alternation and a period T over the entire operating temperature range, even if the supply voltage of the repeater is allowed to fluctuate. . At the input of the second gate H2 there is a DC bias created by the current flow through both the diodes D1 and D2 and the second resistor R2 from the positive terminal + U of the source across the first resistor R1. The second resistor R2 is set to bias the input of the second gate H2 so that the logic level at its output changes just when the sine signal passes through zero. The first and second diodes D1 and D2 reduce the influence of the permissible voltage variation of the repeater supply voltage on this bias and temperature compensate for changes in the switching level of the second gate H2 within the operating temperature range. In terms of the AC signal, the series combination of diodes D1 and D2 and the second resistor R2 forms a short circuit due to the third blocking capacitor C3. The second gate H.2 is of the ALS type with the required relatively high input impedance, for example 10 kN, which affects the quality factor Q of the resonant circuit. Between the output of the second gate H2 and the input of the third gate H3, an exact phase delay delay member Z0 is interposed to accurately position the leading edges of the pulses at the second output terminal 3 at the center of the pulses at the decision location. It is at this moment that the presence or absence of the transmitted pulse is decided. This information is stored in the memory and is read from the memory by means of pulses from the first output terminal 2. This connection makes it possible to considerably simplify the delay element ZO, since the exact output pulse width is not required at the second output terminal 3 and only the position of the leading edges is decisive.

Zapojení podle vynálezu je vhodné pro přenosové systémy s PCM prvního řádu, které přenášejí signál v kódu AMI nebo HDB3 v rozsahu pracovních teplot od —50 do + 60 °C.The circuitry of the present invention is suitable for first-order PCM transmission systems that transmit an AMI or HDB3 signal over a temperature range of -50 to + 60 ° C.

Claims

SUBJECT

Connection of the clock path in the repeater of the first order pulse code modulation (PCM) transmission system with a tuned LC circuit, characterized in that the input terminals (1, 1 'j are connected to the first gate inputs (H1) whose output is connected via the first capacitor (C1) on a parallel combination of the second capacitor (C2j and inductance (Lj), the other end of this parallel combination being connected via the first resistor (R1) to the positive terminal (-tU) of the invention and via the third capacitor (C3) to the ground terminal and on the one hand through the first and second diodes (D1, D2j in the forward direction and the second resistor (R2) to the ground terminal, while the branch to the inductance (Lj is connected to the input of the second gate) and, at the same time, to the input of a delay member (ZO), the output of which is connected to the input of the third gate (H3), the output of which is connected to the second output terminal (3).