CS260437B1

CS260437B1 - Wiring for synchronous frequency measurement

Info

Publication number: CS260437B1
Application number: CS858248A
Authority: CS
Inventors: Pavel Krotil
Original assignee: Pavel Krotil
Priority date: 1985-11-15
Filing date: 1985-11-15
Publication date: 1988-12-15
Also published as: CS824885A1

Abstract

Účelem zapojení je odstranit kolísání údaje vyjadřujícího velikost měřeného kmitočtu, ke kterému dochází v důsledku fázové inkoherence měřeného a měřicího signálu. Časový úsek čítání v měřicím čítači se otvírá měřeným kmitočtem X. Při číselné indikaci nedochází ke kmitání poslední číslice, při zápisu tiskárnou nedochází ke změně údaje, nebo je údaj možno použít pro řízení servosmyčky, která má snížený příkon, menší opotřebení a odstraněné kmitání.The purpose of the connection is to eliminate the fluctuation of the data expressing the magnitude of the measured frequency, which occurs due to the phase incoherence of the measured and measuring signals. The counting time period in the measuring counter opens with the measured frequency X. In the case of numerical indication, the last digit does not fluctuate, when written by the printer, the data does not change, or the data can be used to control a servo loop, which has reduced power consumption, less wear and eliminated oscillation.

Description

Vynález se týká zapojení pro synchronní měření kmitočtu, které odstraňuje kolísání údaje vyjadřující velikost měřeného kmitočtu způsobené fázovou inkoherencí měřeného a měřicího signálu.BACKGROUND OF THE INVENTION The present invention relates to a synchronous frequency measurement circuitry that eliminates variations in the magnitude of the measured frequency due to the phase incoherence of the measured and measurement signals.

U doposud známých zapojení pro měření kmitočtu čítačovou metodou v důsledku fázové inkoherence (skutečnosti, že měřicí a měřený signál jsou vzájemně asynchronní) měřeného a měřicího signálu (měřicí periody s definovanou délkou), hodnota bitu s nejnižší váhou kolísá mezi logickou nulu a logickou jednotkou, v důsledku toho číslo Nf vyjadřující hodnotu měřeného kmitočtu kolísá v rozmezí jednotky neinižšího řádu.In the hitherto known frequency measurement circuitry by the counting method due to phase incoherence (the fact that the measurement and measurement signal are asynchronous to each other) of the measurement and measurement signal (measurement period of defined length), the lowest weight bit value varies between logic zero and logic unit. as a result, the number Nf expressing the value of the measured frequency varies within the range of the unit of the lowest order.

Pří číselné indikaci údaje uvedený fakt způsobuje nepříjemné blikání posledního čísla. Při použití čísla jako řídicí veličiny, např. v servomechanismů zajišťujícím analogovou indikaci kmitočtu, způsobují periodické změny údaje nadměrné opotřebení všech mechanických dílů (motor, převodv, uložení, ložiska) a zvýšení odběru energie. Nepříjemný subjektivní vjem trvá i při analogovém způsobu indikace. Uvedená nevýhoda se dá částečně potlačit zvětšením počtu čítaných impulsů měřeného kmitočtu, tj. zvětšením kapacity čítače a vyloučením nejnižšího bitu z dalšího použití (zpracování).In the case of numerical indication of the given fact, this causes an unpleasant flashing of the last number. When using the number as a control variable, eg in servo mechanisms providing analogue frequency indication, periodic changes cause excessive wear on all mechanical parts (motor, gear, bearings, bearings) and increase power consumption. Uncomfortable subjective perception persists even in the analog way of indication. This disadvantage can be partially overcome by increasing the number of counted pulses of the measured frequency, i.e. by increasing the counter capacity and eliminating the lowest bit from further use (processing).

Větší počet impulsů lze získat —- bud prodloužením doby měření (měřící periody), čímž se prodlužuje doba reakce (zhoršují se dynamické parametry) soustavy, která využívá údaj kmitočtu, nebo adekvátním zvětšením kmitočtu v násobiči kmitočtu s fázovým závěsem, což s sebou přináší obvodové komplikace, výrazné zvětšení složitosti zapojení a zavedení prostředků analogové techniky, do jinak zcela číslicově koncionovaného řešení. Nemusí být zaručena funkce v požadovaném teplotním rozsahu. Potlačení se projeví pouze tím, že se zvětší perioda, se kterou údaj kolísá.Multiple pulses can be obtained — either by increasing the measurement time (measuring periods), thereby increasing the response time (deteriorating dynamic parameters) of the system that uses the frequency reading, or by adequately increasing the frequency in the phase locked frequency multiplier, complications, significant increase in the complexity of the wiring and introduction of analogue technology into an otherwise completely digitally-conceived solution. Operation in the required temperature range may not be guaranteed. The suppression is only manifested by increasing the period with which the data fluctuates.

Uvedené nevýhody odstraňuje zapojení pro synchronní měření kmitočtu podle vynálezu, jehož podstata spočívá v tom, že vstup děliče je propojen na výstup prvního dekodéru a další vstup děliče je propojen na výstup druhého dekodéru. První součinové hradlo má na vstup připojen výstup děliče a na další vstup přívod měřeného kmitočtu. Výstup prvního součinového hradla je připojen na vstup klopného obvodu a další vstup klopného obvodu je připojen k výstupu druhého dekodéru. Výstup klopného obvodu je připojen ke vstupu druhého součinového hradla a také ke vstupu hlavního děliče.These drawbacks are eliminated by the synchronous frequency measurement circuit according to the invention, which is characterized in that the divider input is connected to the output of the first decoder and the other divider input is connected to the output of the second decoder. The first product gate has a divider output connected to the input and a measured frequency supply to the next input. The output of the first product gate is connected to the flip-flop input and the next flip-flop input is connected to the output of the second decoder. The flip-flop output is connected to the input of the second product gate and also to the input of the main divider.

Výhoda zapojení spočívá v tom, že odstraňuje kolísání údaje vyjadřujícího velikost měřeného kmitočtu, k němuž dochází v důsledku fázové inkoherence měřeného a měřicího signálu. Obvod představuje doplněk u většího systému pro měření kmitočtu a jeho indikaci, využívá signály existující v tomto systému a zachovává časovou a teplotní stabilitu původního systému. Např. při číselné indikaci měřeného údaje nedochází k blikání poslední číslice, při zápisu tiskárnou nedochází ke změně údaje, stejně tak při použití čísla jako řídicí veličiny v servomechanlsmu nedochází k opotřebování jeho mechanických dílů a zvýšení odběru energie.The advantage of the circuitry is that it eliminates the fluctuation of the data expressing the magnitude of the measured frequency, which occurs due to the phase incoherence of the measured and measuring signal. The circuit is complementary to a larger frequency measurement system and its indication, utilizing the signals existing in the system and preserving the time and temperature stability of the original system. E.g. when the numerical indication of measured data does not flicker last digit, when writing by the printer does not change the data, as well as using the number as a control variable in the servomechanismm does not wear its mechanical parts and increase energy consumption.

Na přiloženém výkresu je znázorněno v blokovém schématu zapojení pro synchronní měření kmitočtu podle vynálezu.The accompanying drawing shows a block diagram of a synchronous frequency measurement according to the invention.

Výstup 11 generátoru 1 měronosného kmitočtu řízeného piezoelektrickým výbrusem je propojen na vstup 21 předděliče 2. Výstup 22 předděliče 2 je propojen jednak na vstup 31 vedlejšího (podružného) děliče 3, jednak na vstup 41 hlavního děliče 4. Výstup děliče 3 je propojen na vstup prvního dekodéru 5. Výstup děliče 4 je propojen na vstup druhého dekodéru B. Výstup 51 prvního dekodéru 5 je propojen na vstup 71 děliče 7. Další vstupy prvního dekodéru 5 poskytující řídicí signály (v konkrétní aplikaci pro řízení krokového motoru) jsou propojeny na zbylé obvody systému. Vstup 72 děliče 7 pro asynchronní nulování je propojen na výstup 62 druhého dekodéru. Výstup 73 posledního vnitřního klopného obvodu děliče 7 je propojen na vstup 81 prvního součinového hradla 8. Na druhý vstup prvního součinového hradla 8 je propojen signál X o měřeném kmitočtu. Výstup prvního součinového hradla 8 je propojen na hodinový vstup 01 klopného obvodu 0 řízeného hranou. Vstup 92 pro asynchronní nulování je propojen na výstup 62 druhého dekodéru 6. Výstup 93 klopného obvodu 9 je propojen jednak na řídicí vstup 42 pro blokování funkce hlavního děliče 4, jednak na vstup 101 druhého součinového hradla 10, jehož druhý vstup 102 je propojen na vstup signálu X o měřeném kmitočtu. Výstup 103 druhého součinového hradla 10 je propojen na vstup 112 měřicího čítače 11. Vstup 111 pro asynchronní nulování je propojen na výstup 62 druhého dekodéru 6. Výstup čítače 11 je propojen na vstup paměti 12, jejíž vstup 121 pro řízení zápisu je propojen na výstup 61 druhého dekodéru 6.The output 11 of the piezoelectric cut-off frequency generator 1 is connected to the input 21 of the divider 2. The output 22 of the divider 2 is connected both to the input 31 of the sub-divider 3 and to the input 41 of the main divider 4. The output 51 of the first decoder 5 is connected to the input 71 of the divider 7. The other inputs of the first decoder 5 providing control signals (in a particular stepper motor control application) are connected to the rest of the system circuitry. . The input 72 of the asynchronous reset divider 7 is coupled to the output 62 of the second decoder. The output 73 of the last internal flip-flop of the divider 7 is coupled to the input 81 of the first product gate 8. The signal X of the measured frequency is coupled to the second input of the first product gate 8. The output of the first product gate 8 is connected to the clock input 01 of the edge-controlled flip-flop 0. The asynchronous reset input 92 is coupled to the output 62 of the second decoder 6. The flip-flop 9 output 93 is coupled to the control input 42 for blocking the main divider 4 and the input 101 of the second gate 10 whose second input 102 is coupled to the input signal X with measured frequency. The output 103 of the second product gate 10 is coupled to the input 112 of the metering counter 11. The asynchronous reset input 111 is coupled to the output 62 of the second decoder 6. The counter output 11 is coupled to a memory input 12 whose write control input 121 is coupled to output 61 second decoder 6.

Funkce zapojení podle vynálezu je následující. Úplné potlačení jevu se dosahuje synchronizací měřeného a měřicího signálu. Jako zdroj měrného signálu je použit spouštěný monostabilní klopný obvod, u kterého není zajištěna dostatečná stabilita doby kyvu pro přesná měření kmitočtu.The function of the circuit according to the invention is as follows. Complete suppression of the phenomenon is achieved by synchronization of the measured and measuring signal. A triggered monostable flip-flop circuit is used as the source of the measuring signal, which does not provide sufficient swing time stability for accurate frequency measurements.

Doba měření (měřicí interval), tj. doba, po kterou je otevřeno druhé součinové hradlo 10 pro impulsy signálu X měřeného kmitočtu a po kterou tyto Impulsy čítá měřicí čítač 11, je vymezena překlopením klopného obvodu 9 do aktivního stavu (začátek měření) a impulsem Z pro zápis (konec měření), po němž bezprostředně následuje nulovací impuls N pro vynulování měřicího čítače 11.The measurement time (measurement interval), i.e. the time during which the second product gate 10 for the pulses of the measured frequency signal 10 is open and for which the counting counter 11 counts, is defined by the flipping of the flip-flop 9 to the active state. Z to write (end of measurement) immediately followed by a reset pulse N to reset the counter 11.

Oba impulsy generuje druhý dekodér 6 po vyhodnocení řízeného děliče 4. Počátek měřicího intervalu a tím i měřicí signál, je synchronizován se vstupním měřeným signálem X, neboť k překlopení klopného obvodu 9 dojde působením hrany nejbližšího impulsu X po skončení předešlé měřicí periody, kdy byl klopný obvod 3 vynulován.Both pulses are generated by the second decoder 6 after evaluation of the controlled divider 4. The start of the measuring interval and hence the measuring signal is synchronized with the input measuring signal X, since the flip-flop 9 is triggered by the edge of the nearest pulse X after the previous measuring period circuit 3 is reset.

Překlopení klopného obvodu 9 může být způsobeno v případě absence vstupního signálu X rovněž výstupním impulsem děliče 7, jenž čítá impulsy některého z interních řídicích signálů systému, vytvářených v prvním dekodéru 5. Podílem kmitočtu řídicího signálu z výstupu 51 a dělicího poměru děliče 7 je určen minimální kmitočet signálu X, který bude měřen synchronně. Pokud maximálně do doby určené jako převrácená hodnota tohoto kmitočtu nepřijde impuls ze vstupu X, bude překlopen klopný Obvod 9 impulsem z děliče 7. Tímto způsobem je zajištěna detekce nulové hodnoty kmitočtu.Flipping of the flip-flop 9 can also be caused by the output pulse of the divider 7, which counts the pulses of one of the system internal control signals generated in the first decoder 5, in the absence of the input signal X. the frequency of the X signal to be measured synchronously. If the pulse circuit 9 does not receive a pulse from input X within the maximum time specified as the reciprocal of this frequency, the flip-flop 9 will be flipped by a pulse from the divider 7. In this way, zero frequency detection is provided.

Výstup klopného obvodu 9 slouží současně pro hradlová ní měřených impulsů X a pro řízení běhu hlavního děliče 4. Funkce děliče 4 je mezi jednotlivými měřicími intervaly blokována tak, aby byl schopen za37 hájit svoji činnost, tj. dělením vstupního kmitočtu vytvořit měřicí periodu požadované délky, okamžitě s příchodem nejblíže příchozího vstupního impulsu X. Zbývající obvody zapojení mají funkci obdobnou s obvody ve standardním zapojení.The output of the flip-flop 9 simultaneously serves for gating the measured pulses X and for controlling the operation of the main divider 4. The divider 4 function is blocked between the individual measuring intervals so that it is able to start its operation, ie by dividing the input frequency to create a measuring period of desired length. immediately with the arrival of the nearest incoming input pulse X. The remaining wiring circuits have a function similar to those in the standard wiring.

Tj.: Krystalový oscilátor 1 poskytuje časově i teplotně stabilní opěrný kmitočet. V předděliči 2 je tento kmitočet vhodně snížen tak, aby vyhovoval oběma následujícím děličům 3 a 4. Dekodéry 5 a íj vytvářejí požadované řídicí signály dekódováním vhodných stavů vnitřních klopných obvodů, jež jsou součástí děličů 5 a 6. Impuls Z slouží k přepisu stavu měřicího čítače 11 do vyrovnávací paměti 12 na konci měřicího intervalu. Bezprostředně poté je čítač 11 vynulován nulovacím impulsem N.Ie: The crystal oscillator 1 provides time and temperature stable support frequency. In the splitter 2, this frequency is suitably reduced to suit both the following splitters 3 and 4. Decoders 5 and 1j produce the desired control signals by decoding the appropriate states of the internal flip-flops that are part of splitters 5 and 6. The pulse Z is used to override the meter counter status. 11 into buffer 12 at the end of the measurement interval. Immediately thereafter, the counter 11 is cleared by a reset pulse N.

Na výstupu paměti 12 je binární číslo N_freprezentující v požadovaném kódu velikost měřeného kmitočtu.At the output of the memory 12 is a binary number N _f representing in the required code the magnitude of the measured frequency.

Zapojení pro měření kmitočtu podle vynálezu je možno využít jako doplňku většího systému pro měření a indikaci kmitočtu, při zachováni časové a teplotní stability původního systému, kdy měřený údaj je zapisován tiskárnou nebo indikován displejem a hlavně tam, kde se měřený údaj dále používá jako řídicí veličina, např. v servomechanismu.The frequency measurement circuit according to the invention can be used as a complement to a larger frequency measurement and indication system, while maintaining the time and temperature stability of the original system, where the measured value is written by the printer or indicated by the display and especially where the measured value is used as a control variable , eg in servomechanism.

Claims

SUBJECT

Connection for synchronous frequency measurement, where the control frequency generator is output connected to the input of the divider, whose output is connected to the input of the sub-divider and further output is connected to the input of the main divider, the output of the sub divider is connected to the input of the first decoder to the input of the second decoder and its output is connected to a memory input whose input is connected to the output of a metering counter, one input of which is connected to the output of the second decoder and the other input of the metering counter is connected to the output of the other characterized in that the input (71) of the divider (7) is connected to the output (51) of the first decoder (5) and the input (72) of the divider (7) is connected to the output (62j of the second decoder (6), the product gate (8) has an output (73) connected to the input (81) and the divider (7) is connected to the output (73) 51) of the first measured frequency and its output (83) is connected to the input (91) of the flip-flop (9), the other input (92) of the flip-flop (9) is connected to the output (62) of the second decoder (6) and 93) the flip-flop (9) is connected to the input (101) of the second product gate (10) and to the input (42) of the main divider (4).