CS260480B1

CS260480B1 - Device for analogue signals digital processing

Info

Publication number: CS260480B1
Application number: CS862757A
Authority: CS
Inventors: Viktor Formanek; Jaroslav Kalous; Jiri Barton; Jiri Obsil
Original assignee: Viktor Formanek; Jaroslav Kalous; Jiri Barton; Jiri Obsil
Priority date: 1986-04-15
Filing date: 1986-04-15
Publication date: 1988-12-15
Also published as: CS275786A1

Description

Vynález sa týká zařízení pro číslicové zpracování analogových signálů, které nevykazuje nežádoucí složky ve snímaném nebo naměřeném signálu jako šumy a rušení.BACKGROUND OF THE INVENTION The present invention relates to a device for digitally processing analog signals that does not exhibit unwanted components in the sensed or measured signal as noise and interference.

Při provozním snímání nebo měření časově proměnných fyzikálních veličin, zejména technologického procesu, obsahují tyto veličiny nežádoucí složky jako šumy, rušení atd., které podstatně ovlivňují kvalitu regulace nebo zkreslují naměřené výsledky. Proto· ie nutno tyto nežádoucí složky ze snímaného nebo naměřeného signálu předem odstranit.During operational sensing or measurement of time-varying physical quantities, especially technological processes, these quantities contain undesirable components such as noise, interference, etc., which significantly affect the quality of the control or distort the measured results. Therefore, these unwanted components must be removed from the sensed or measured signal beforehand.

Dosud známé systémy pro zpracování analogových signálů používají analogové a číslicové filtry.Previously known analog signal processing systems use analog and digital filters.

Nevýhodou analogových filtrů, zejména v číslicových regulačních obvodech je, že jsou jimi ovlivňovány dynamické vlastnosti těchto obvodů. Navíc konstrukce a nastavování takových filtrů je provozně složité a náročné.A disadvantage of analog filters, especially in digital control circuits, is that they affect the dynamic properties of these circuits. In addition, the design and adjustment of such filters is complicated and difficult to operate.

Nevýhodou číslicových filtrů, které obvykle tvoří univerzální číslicové počítače je to, že se u nich naráží na problém filtrace většího množství různých analogových signálů v reálném čase. Navíc je použití takových počítačů pro účely filtrace nákladné, a to jak z hlediska technického, tak i programového vybavení.The disadvantage of digital filters, which are generally universal digital computers, is that they encounter the problem of filtering a large number of different analog signals in real time. Furthermore, the use of such computers for filtering purposes is expensive, both in terms of hardware and software.

Použití analogových nebo číslicových filtrů je orientováno na daný konkrétní případ, nemá tudíž dostatečně obecný charakter.The use of analog or digital filters is case-specific and therefore not general enough.

Uvedené nevýhody dosud známých systémů pro zpracování analogových signálů se odstraní zařízením podle vynálezu, jehož podstata spočívá v tom, že sestává z anulogově číslicového· převodníku, napojeného na první sumátor, druhý čítač impulsů a blok řadiče, kde první sumátor a druhý čítač impulsů jsou propojeny navzájem a napojeny na dělicí blok, který je rovněž napojen na blok řadiče a dále na první čítač impulsů, druhý násobící blok a druhý sumátor. Druhý násobící blok je napojen na blok řadiče a dále na třetí sumátor, kde první čítač impulsů je rovněž napojen na třetí sumátor, přičemž třetí sumátor je napojen na blok řadiče a třetí násobící bio!; spolu s druhým zadávacím blokem. Třetí násobící blok je napojen na blok řadiče a první násobící blok a třetí sumátor na druhý sumátor, kde druhý sumátor je napojen na první násobící blok spolu s prvním zadávacím blokem. První a třetí násobící blok, dále řadicí blok, na který jsou napojeny blok impulsů děličů frekvence a skrze něj generátor impulsů, jsou napojeny na čtvrtý sumátor, který je napojen na blok styku spolu se řadicím blokem, kde blok styku je napojen na zařízení.The disadvantages of the prior art analog signal processing systems are eliminated by the device according to the invention, which consists of an analogue-digital converter connected to a first summator, a second pulse counter and a controller block, where the first summator and the second pulse counter are interconnected. and connected to a partition block which is also connected to the controller block and further to a first pulse counter, a second multiplier block, and a second summer. The second multiplier block is connected to the controller block and further to the third summer, wherein the first pulse counter is also connected to the third summer, the third summer connected to the controller block and the third multiplier bio !; along with the second input block. The third multiplier block is connected to the controller block and the first multiplier block and the third summer to the second summer, wherein the second summer is connected to the first multiplier block together with the first input block. The first and third multiplication blocks, the shift block to which the frequency divider pulse block and the pulse generator are connected, are connected to a fourth summator which is connected to the contact block together with the shift block, where the contact block is connected to the device.

Výhodou zařízení podle vynálezu je to, že využívá ve své funkci kombinace vícenásobného vzorkování a aritmetického průměru a že ve srovnání s analogovými filtry je vysoce adaptibilní, tzn. že parametry filtrace nemusíme znát už při návrhu regulační smyčky, pracuje navíc s nulovým zpožděním, čímž nezanáší do regulace další setrvačnosti.An advantage of the device according to the invention is that it uses in its function a combination of multiple sampling and arithmetic mean and that it is highly adaptable, ie. that we do not need to know the filtering parameters when designing the control loop, it also works with a zero delay, which does not impose further inertia into the control.

Další jeho výhodou je, že ve srovnání s klasickými číslicovými filtry, které číslicově realizují analogové filtry, je odolné vůči náhodným chybám způsobených chybami čidel a měření, a že ve srovnání s číslicovými filtry, využívajících vícenásobného vzorkování v rámci regulační periody, je odolné také proti průmyslovému periodickému šumu, který může zatěžovat měřený signál. Jeho výhodou rovněž je, že může pracovat v reálném čase bez toho, že by jakýmkoli způsobem zatěžovalo řídicí člen, a že se dá použít i pro analogové regulační systémy doplněním příslušnými převodníky.Another advantage is that it is resistant to accidental errors due to sensor and measurement errors compared to conventional digital filters that digitally implement analog filters, and that it is also resistant to digital filters using multiple sampling within the control period. industrial periodic noise, which can load the measured signal. It also has the advantage of being able to operate in real time without burdening the controller in any way, and can also be used for analog control systems by supplementing the appropriate converters.

Zařízení podle vynálezu je jako příklad znázorněno na přiloženém výkresu.The device according to the invention is illustrated by way of example in the accompanying drawing.

Zařízení podle příkladného provedení sestává z analogově číslicového převodníku A, dále prvního sumátoru B, druhého čítače L impulsů, dělicího bloku C, druhého sumátoru D., prvního násobícího bloku E, prvního čítače F impulsů, druhého násobícího bloku G, třetího sumátoru H, třetího násobícího bloku I, čtvrtého sumátoru J, bloku K styku, generátoru O impulsů, bloku P děličů frekvence, blok Q řadiče a prvního a druhého zadávacího bloku M a N, což mohou být permanentní paměti, číselné klávesnice, či jiná podobná zařízení. Blok K styku je napojen na zařízení R, které ke své funkci vyžaduje filtrovaný analogový signál.The apparatus according to the exemplary embodiment consists of an analog-to-digital converter A, a first sumper B, a second pulse counter L, a partition block C, a second sumper D., a first multiplier block E, a first pulse counter F, a second multiplier block G, a third sumper H, a third multiplier block I, fourth summer J, contact block K, pulse generator O, frequency divider block P, controller block Q, and first and second input blocks M and N, which may be non-volatile memories, numeric keyboards, or other similar devices. The K block is connected to a device R that requires a filtered analog signal to function.

Analogově číslicový převodník A má analogový vstup 1, řídicí vstup 2 a číslicový výstup 3, který je propojen s číslicovým vstupem 4 prvního sumátoru B. První sumátor B má dále dva řídicí vstupy .5, 6, jeden číslicový výstup 7, který je propojen s číslicovým vstupem 8 prvního sumátoru <B a s číslicovým vstupem 10 dělicího bloku G. Kromě číslicového vstupu 10 má dělicí blok C ještě číslicový vstup 9, řídicí vstup 11 a číslicový výstup 12, který je propojen s číslicovým vstupem 13 druhého sumátoru D a s číslicovým vstupem 26 druhého násobícího bloku G. Druhý čítač L impulsů má řídicí vstup 48, pulsní vstup 46 a číslicový výstup 47, který je propojen s číslicovým vstupem 9 dělicího bloku G. Druhý sumátor D má dva číslicové vstupy 13 a 17, dva řídicí vstupy 14, 15 a jeden číslicový výstup 16, který je propojen s číslicovým vstupem 17 druhého sumátoru D a s číslicovým vstupem 18 prvního násobícího bloku E.Analog-to-digital converter A has analog input 1, control input 2, and digital output 3, which is connected to digital input 4 of the first summator B. The first summator B has two control inputs 5, 6, one digital output 7, which is connected to the digital input 8 of the first summator <B and the digital input 10 of the partition block G. In addition to the digital input 10, the partition block C also has a digital input 9, a control input 11 and a digital output 12 which is connected to the digital input 13 of the second sumper D and the digital input 26 The second pulse counter L has a control input 48, a pulse input 46, and a digital output 47 that is coupled to the digital input 9 of the partition block G. The second summator D has two digital inputs 13 and 17, two control inputs 14, 15. and one digital output 16 that is coupled to the digital input 17 of the second summator D and the digital input 18 of the first multiplication block E.

První násobící blok E má dva číslicové vstupy 18, 21, jeden řídicí vstup 19 a jeden číslicový výstup 20, který je propojen s číslicovým vstupem 39 čtvrtého sumátoru J. První zadávací blok M má jeden číslicový výstup 49, který je propojen s číslicovým vstupem 21 prvního násobícího blokuThe first multiplication block E has two digital inputs 18, 21, one control input 19 and one digital output 20 which is connected to the digital input 39 of the fourth summator J. The first input block M has one digital output 49 which is connected to the digital input 21 the first multiplication block

E. První čítač F impulsů má pulsní vstup 22, řídicí vstup 23 a číslicový výstup 24, který je propojen s číslicovým vstupem 25 druhého násobícího bloku G. Druhý násobící blok G má dva číslicové vstupy 23 a 26, jeden řídicí vstup 27 a jeden číslicový výstup 28, který je propojen s číslicovým vstupem. 29 třetího sumátoru H. Třetí sumátor H má dva číslicové vstupy 29, 33, dva řídicí vstupy 30, 31 a jeden číslicový výstup 32, který je propojen s číslicovým vstupem 34 třetího násobícího bloku I.E. The first pulse counter F has a pulse input 22, a control input 23, and a digital output 24 that is coupled to the digital input 25 of the second multiplier block G. The second multiplier block G has two digital inputs 23 and 26, one control input 27 and one digital. output 28, which is connected to a digital input. The third summator H has two digital inputs 29, 33, two control inputs 30, 31, and one digital output 32 that is coupled to the digital input 34 of the third multiplier block I.

Třetí násobící blok I má dva číslicové vstupy 34, 37, jeden řídicí vstup 35 a číslicový výstup 38, který je propojen s číslicovým vstupem 38 čtvrtého sumátoru J. Číslicový vstup 37 třetího násobícího blokuThe third multiplication block I has two digital inputs 34, 37, one control input 35, and a digital output 38 that is coupled to the digital input 38 of the fourth summator J. The digital input 37 of the third multiplication block

I je propojen s číslicovým výstupem 50 druhého zadávacího bloku N. Čtvrtý šumá tor J má dva číslicové vstupy 38 a 39, řídicí vstup 40 a číslicový výstup 41, který je propojen s číslicovým vstupem 42 bloku K styku. Kromě číslicového vstupu 42 má blok K styku ještě řídicí vstup 45, řídicí výstup 43 a číslicový výstup 44, který je propojen s číslicovým vstupem 72 zařízení R. Řídicí výstup 73 zařízení R je propojen s řídicím vstupem 45 bloku K styku.The fourth effector J has two digital inputs 38 and 39, a control input 40 and a digital output 41, which is coupled to the digital input 42 of the K contact block. In addition to the digital input 42, the interface block K also has a control input 45, a control output 43 and a digital output 44 which is coupled to the digital input 72 of the device R. The control output 73 of the device R is coupled to the control input 45 of the interface K.

Generátor O pulsů má pulsní výstup 51,. který je propojen s pulsním vstupem 52 bloku P děličů frekvence. Blok P děličů frekvence má dále řídicí vstup 53 a pulsní výstupy 54 až 57, které jsou propojeny na pulsní vstupy 58 až Bl bloku Q tak, že je propojen pulsní výstup 54 s pulsním vstupem Bl, pulsní výstup 55 s pulsním vstupem BO, pulsní výstup 36 s pulsním vstupem .59 a pulsní výstup 57 s pulsním vstupem 53. Řídicí vstup 83 bloku Q řadiče je propojen s řídicím výstupem 43 bloku K styku. Blok O. řadiče má dále řídicí výstupy 62 a 64 až 71, které jsou propojeny s řídicími vstupy jednotlivých bloků zařízení následujícím způsobem.The pulse generator 0 has a pulse output 51. which is coupled to the pulse input 52 of the frequency divider block P. The frequency divider block P further comprises a control input 53 and pulse outputs 54-57, which are coupled to pulse inputs 58- B1 of block Q such that pulse output 54 is coupled to pulse input B1, pulse output 55 to pulse input BO, pulse output. 36 with pulse input 59 and pulse output 57 with pulse input 53. Control input 83 of controller block Q is coupled to control output 43 of interface K. Controller block O furthermore has control outputs 62 and 64 to 71, which are coupled to control inputs of individual device blocks as follows.

Řídicí výstup 62 bloku Q řadiče je propojen s řídicím vstupem 53 bloku P děličů frekvence, řídicí výstup 64 bloku O. řadiče s řídicím vstupem 40 čtvrtého sumátoru J, řídicí výstup 65 bloku. Q řadiče s řídicím vstupem M prvního násobícího bloku E a s řídicím vstupem 35 třetího násobícího bloku S, řídicí výstup 66 bloku Q řadiče s řídicím vstupem 15 druhého sumátoru D, s řídicím vstupem 23 čítače F impulsů s řídicím vstupem 31 třetího sumátoru H, řídicí výstup 67 bloku Q řadiče s řídicím vstupem 14 druhého sumátoru D a s řídicím vstupem 30 třetího sumátoru H, řídicí výstup S8 bloku Q řadiče s řídicím vstupem 27 druhého násobícího bloku G, řídicí výstup 69 bloku 0 řadiče s řídicím vstupemThe control output 62 of the controller block Q is coupled to the control input 53 of the frequency splitter block P, the control output 64 of the controller O block 64 to the control input 40 of the fourth summer J, the control output 65 of the block. Controllers Q with control input M of first multiplier block E and with control input 35 of third multiplier block S, control output 66 of controller Q with control input 15 of second summer D, with control input 23 of pulse counter F with control input 31 of third summer H, control output Controller block Q with control input 14 of second summer D and control input 30 of third summer H, control output S8 of control block Q with control input 27 of second multiplier block G, control output 69 of control block 0 with control input

II dělicího bloku C a s pulsním vstupem 22 čítače F impulsů, řídicí výstup 70 bloku. O řadiče s řídicím vstupem 8 prvního sumátoru B s řídicím vstupem 48 druhého čítače L impulsů a řídicí výstup 71 bloku Q řadiče s řídicím vstupem Z analogově číslicového převodníku A, s řídícím vstupem 5 prvního sumátoru Bas pulsním vstupem 46 druhého čítače L· impulsů.II of the partition block C and with the pulse input 22 of the pulse counter F, the control output 70 of the block. Controllers with control input 8 of first summator B with control input 48 of second pulse counter L and control output 71 of controller block Q with control input Z of analog-to-digital converter A, with control input 5 of first summer Bas with pulse input 46 of second pulse counter.

Funkce zařízení je následující. Vstupní analogový signál je přiveden na analogový vstup í analogově číslicového převodníku A. S příchodem řídicího impulsu je vstupní analogový signál převeden na číslicový výstup 3 analogově číslicového převodníku A jako číslicová hodnota. V rytmu řídicího impulsu se číslicová hodnota vstupního analogového signálu dále přičte k aktuálnímu obsahu prvního sumátoru B. Aktuální obsah prvního sumátoru B je trvale připojen na číslicový výstup 7, a tím i na. číslicový vstup 8 prvního sumátoru B. Aktuální obsah prvního sumátoru E se v dělicím bloku G dělí v rytmu řídicích impulsů obsahem druhého čítače L impulsů, který čítá řídicí impulsy. Aktuální obsah prvního sumátoru B je do dělicího bloku C přiváděn pres číslicový vstup 10 a obsah druhého čítače impulsů přes číslicový vstup 9. Tak vzniká na číslicovém výstupu 12 dělícího bloku C číslicová hodnota, která je úměrná aritmetickému průměru číslicových hodnot vstupního analogového signálu, a která se v rytmu řídicích impulsů přičítá k aktuálnímu obsahu druhého sumátoru D. Aktuální obsah druhého sumátoru D je trvale připojen na číslicový výstup 16, a tím i na číslicový vstup 17 druhého sumátoru D. Aktuální obsah druhého sumátoru D se v rytmu řídicích impulsů násobí v prvním násobícím bloku E číslicovou hodnotou prvního zadávacího bloku M. Aktuální obsah druhého sumátoru D je do prvního násobícího bloku E přiváděn přes číslicový vstup 18 a číslicová hodnota prvního zadávacího bloku M přes číslicový vstup 21.The function of the device is as follows. The analog input signal is applied to the analog input 1 of the A / D converter. With the arrival of the control pulse, the analog input signal is converted to the digital output 3 of the A / D converter as a digital value. In the rhythm of the control pulse, the digital value of the input analog signal is further added to the actual content of the first summator B. The actual content of the first summator B is permanently connected to the digital output 7 and hence to. digital input 8 of the first summator B. The actual content of the first summator E in division block G is divided in rhythm of the control pulses by the content of the second pulse counter L, which counts the control pulses. The actual contents of the first summator B are fed to the splitter block C via the digital input 10 and the contents of the second pulse counter via the digital input 9. This produces a digital value on the digital output 12 of the splitter block C which is proportional to the arithmetic mean of the digital values of the analog input signal. The current content of the second summer D is permanently connected to the digital output 16 and thus to the digital input 17 of the second summer D. The current content of the second summer D is multiplied in the rhythm of the control pulses in the first The current content of the second summator D is fed to the first multiplier block E via the digital input 18 and the numerical value of the first input block M via the digital input 21.

Číslicová hodnota rovná aritmetickému průměru se dále násobí v druhém násobícím bloku 6 v rytmu řídicích impulsů obsahem prvního čítače F impulsů, který čítá řídicí impulsy. Číslicová hodnota rovná aritmetickému průměru je přiváděna do druhého· násobícího· bloku G přes číslicový vstup 28 a obsah prvního čítače F přes číslicový vstup 25. Výstupní číslicová hodnota druhého násobícího bloku G se v rytmu řídicích impulsů přičítá k aktuálnímu obsahu třetího sumátoru H.The numerical value equal to the arithmetic mean is further multiplied in the second multiplication block 6 in the rhythm of the control pulses by the content of the first pulse counter F, which counts the control pulses. A numerical value equal to the arithmetic mean is fed to the second multiplier block G via the digital input 28 and the contents of the first counter F via the digital input 25. The output digital value of the second multiplier block G is added to the current content of the third summator H.

Aktuální obsah třetího sumátoru H je trvale připojen na číslicový výstup 32, a tím i na číslicový vstup 33 třetího sumátoru H. Akutální obsah třetího sumátoru H je v rytmu řídicích impulsů násoben ve třetím násobícím bloku I číslicovou hodnotou druhého zadávacího bloku N. Aktuální obsah třetího sumátoru H je do třetího násobícího bloku I přiváděn přes číslicový vstup 34 a číslicová hodnota druhého zadávacího bloku přes číslicový vstup 37. Výstupní číslicová hodnota násobícího bloku E a výstupní číslicová hodnota násobícího bloku I se v rytmu řídicích impulsů sečítají ve čtvrtém sumátoru f přiváděna přes číslicový vstup 39 výstupní číslicová hodnota přes číslicový vstup 33. Obsah čtvrtého sumá-toru J je trvale připojen na číslicový výstup 41 čtvrtého sumátoru J, a tím i na číslicový vstup 42 bloku K styku. Blok S styku upravuje obsah čtvrtého sumátoru J na číslicovou hodnotu čtvrtého sumátoru j, která svým tvarem vyhovuje zařízení R. Hodnota čtvrtého sumátoru. J vstupuje do zařízení R přes číslicový vstup 72 při příchodu vnějšího synchronizačního impulsu na řídicí vstup 4S bloku K styku.The current content of the third summator H is permanently connected to the digital output 32 and thus to the digital input 33 of the third summator H. The current content of the third summator H is multiplied in the control pulse rhythm in the third multiplication block I by the numerical value of the second input block N. the summator H is fed to the third multiplication block I via the digital input 34 and the digital value of the second input block via the digital input 37. The output digital value of the multiplication block E and the output digital value of the multiplication block I are added in rhythm of control pulses. the input 39 outputs the digital value via the digital input 33. The contents of the fourth summator J are permanently connected to the digital output 41 of the fourth summator J, and thus also to the digital input 42 of the K-block. The contact block adjusts the contents of the fourth summer J to the numerical value of the fourth summer j, which in shape conforms to the device R. The value of the fourth summer. J enters the device R via the digital input 72 when an external synchronization pulse arrives at the control input 4S of the K block.

K synchronizaci celého zařízení se používají vnější synchronizační impulsy s konstantní opakovači frekvencí. Synchronizační impulsy vysílá zařízení R přes svfij řídicí výstup 73. Tím také opakovači perioda synchronizačních impulsů představuje vnější vzorkovací periodu. Z vnějších synchronizačních impulsů jsou v bloku K styku odvozeny vnitřní synchronizační impulsy. Blok Π styku je vysílá přes svůj řídicí výstup 43 na řídicí vstup 63 bloku Q řadiče. Pro vlastní řízení jednotlivých částí zařízení se používají řídicí impulsy, které přes své řídicí výstupy 62, 34 až 71 vysílá blok Q řadiče. Řídicí impulsy odvozuje blok Q řadiče z výstupních impulsů bloku P děličů frekvence, které blok P děličů frekvence vysílá přes svá pulsní výstupy 54 až 57.External synchronization pulses with a constant repetition rate are used to synchronize the whole device. The synchronization pulses are transmitted by the device R via its control output 73. Thus, the repetition period of the synchronization pulses also represents the external sampling period. The internal synchronization pulses are derived from the external synchronization pulses in the K block. The contact block Π sends it via its control output 43 to the control input 63 of the controller block Q. Control pulses are used for the actual control of the individual parts of the device, which, via their control outputs 62, 34 to 71, emit a block Q of the controller. The control pulses derive the controller block Q from the output pulses of the frequency divider block P, which the frequency divider block P transmits via its pulse outputs 54-57.

Výstupní generátor Q impulsů vysílá přes svůj pulsní výstup 51. Opakovači frekvence těchto impulsů je mnohonásobně větší, než je opakovači frekvence vnějších synchronizačních impulsů.The pulse output generator Q transmits via its pulse output 51. The repetition rate of these pulses is many times greater than the repetition rate of the external synchronization pulses.

Řídicí impulsy z řídicího výstupu 70, odvozené cd řídicích impulsů z řídicího výstupu 69, slouží k nulování prvního sumátoru B a druhého čítače L impulsů. Řídicí impulsy z řídicího výstupu 63, odvozené od řídicích impulsů z řídicího výstupu 64, slouží k nulování druhého sumátoru D, třetího sumátoru H a prvního čítače F impulsů. Ostatní bloky zařízení jsou nulovány pouze po spuštění zařízení, jinak si uchovávají vstupní číslicový signál do okamžiku příští změny podle povelu příslušných řídicích impulsů.Control pulses from control output 70, derived from control pulses from control output 69, serve to reset the first summator B and the second pulse counter L. The control pulses from control output 63, derived from control pulses from control output 64, are used to reset the second summer D, the third sumper H, and the first pulse counter F. Other device blocks are reset only after the device is started, otherwise they retain the input digital signal until the next change as commanded by the respective control pulses.

K řízení bloku P děličů frekvence se používají řídicí impulsy, odvozené od vnitřních synchronizačních impulsů a zabezpečují potřebné časové zpoždění mezi vnějšími synchronizačními impulsy a první skupinou řídicích impulsů v dané vnější vzorkovací periodě.Control pulses derived from internal synchronization pulses are used to control the frequency splitter block P and provide the necessary time delay between the external synchronization pulses and the first group of control pulses in a given external sampling period.

Zařízení podle vynálezu se dá využít kdekoliv, kde je nutno zbavit měření signály rušivých složek, to znamená v regulačních obvodech při měření a podobně.The device according to the invention can be used anywhere where it is necessary to get rid of measurements of interfering components signals, i.e. in control circuits during measurement and the like.

Claims

An apparatus for digitally processing analogue signals, characterized in that it consists of an analog-to-digital converter (Aj) connected to a first summer (Bj, a second pulse counter (L), and a controller block (Q), wherein the first summer (B) and a second counter ( The pulses L 1 are connected to each other and connected to a splitter block (Cj, which is also connected to the controller block (nj) and to the first pulse counter (F), the second multiplier block (G) and the second summer (D). GJ is connected to the controller block (Q) and further to the third summer (Hj and where the first pulse counter (Fj) is also connected to the third summer (Hj, the third summer (H) being connected

OF THE INVENTION to a controller block (Q) and a third multiplier block (I) together with a second input block (Nj) wherein the third multiplier block (I) is connected to the controller block (Q) and the first multiplier block (Ej and the third summer (H) to a second summer (DJ, wherein the second summer (Dj is connected to the first multiplication block (Ej) together with the first input block (Mj), wherein the first and third multiplication blocks (E, Ij, then a shift block (Qj) to which the block (Pj) the pulses of the frequency dividers and through it the generator (OJ pulses) are connected to a fourth summer (J), which is connected to the contact block (K) together with the shift block (Q), where the contact block (KJ) is connected to the device (R).