CS260728B1 - Correction unit wiring to generate required path parameters - Google Patents
Correction unit wiring to generate required path parameters Download PDFInfo
- Publication number
- CS260728B1 CS260728B1 CS872991A CS299187A CS260728B1 CS 260728 B1 CS260728 B1 CS 260728B1 CS 872991 A CS872991 A CS 872991A CS 299187 A CS299187 A CS 299187A CS 260728 B1 CS260728 B1 CS 260728B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- data
- controller
- generator
- Prior art date
Links
Landscapes
- Numerical Control (AREA)
Abstract
Řešením je zapojení korekční jednotky pro generaci parametrů požadované dráhy s ohledem na lineární a poloměrové korekce řízených souřadnic obráběcího stroje nebo výrobního zařízení při číslicovém řízení. Spočívá především ve dvouprůchodovém zapojení dekodéru vstupních dat, generátoru ekvidistant a zkracovacího bloku a ve zpracovávání dat prostřednictvím vnitřní paměti.The solution is to connect a correction unit for generating the parameters of the required path with respect to linear and radial corrections of the controlled coordinates of the machine tool or production equipment during numerical control. It consists mainly of a two-pass connection of the input data decoder, equidistant generator and shortening block and in data processing via internal memory.
Description
Vynález se týká zapojení korekční jednotky pro generaci parametrů požadované dráhy s ohledem na lineární ,a poloměrové korekce řízených souřadnic obráběcího stroje nebo výrobního· zařízení při číslicovém řízení.The invention relates to the connection of a correction unit for generating parameters of a desired path with respect to linear and radius corrections of the controlled coordinates of a machine tool or of a production device in numerical control.
Jednou ze základních vlastností moderních řídicích systémů obráběcích strojů je schopnost transformovat programovanou dráhu v závislosti na požadovaných korekcích do příslušných ekvidistant, respektive do posunutých ekvidistant vůči této programované dráze. S touto požadovanou vlastností úzce souvisí schopnost systému vkládat vhodné tvarové prvky mezi technologické bloky, jejichž korigované dráhy nemají žádný společný bod a schopnost zkracovat korigované dráhy v případě, že se korigované dráhy dvou po sobě jdoucích bloků protínají.One of the basic features of modern machine tool control systems is the ability to transform the programmed path, depending on the required corrections, into the respective equidistant, or into the offset equidistant relative to that programmed path. Closely related to this desirable property is the ability of the system to insert suitable form elements between process blocks whose corrected paths have no common point and the ability to shorten the corrected paths when the corrected paths of two consecutive blocks intersect.
Dosud známé způsoby řeší tento· poblérn buď speciálními jednoúčelovými pevně zapojenými bloky, nebo pomocí procesoru disponujícího· speciálním korekčním programem. Hlavní nevýhodou prvního způsobu řešení je nárůst přístrojového vybavení řídicího systému a značné potíže spojené s modernizací a rozšiřováním možností takto koncipovaného systému.Previously known methods solve this problem either by special dedicated fixed wiring blocks or by means of a processor having a special correction program. The main disadvantage of the first solution is the increase in the instrumentation of the control system and the considerable difficulties connected with the modernization and extension of the possibilities of such a conceived system.
Nevýhody druhého způsobu spočívají zejména ve značných nárocích na strojní čas centrální výpočetní jednotky a v nadměrné velikosti příslušného řídicího programu. Přitom se u systémů, které umožňují zkracování drah výše popsaným způsobem, tyto nevýhody projevují zvlášť výrazně, neboť je nutno zpracovávat rozsáhlejší soubor vstupních dat.The disadvantages of the second method are, in particular, the considerable demands on the machine time of the central processing unit and the excessive size of the respective control program. On the other hand, in systems which enable shortening of the paths as described above, these disadvantages are particularly pronounced, since a larger set of input data needs to be processed.
Tyto nevýhody odstraňuje zapojení korekční jednotky pro· generaci parametrů po-, žadované dráhy podle vynálezu, které spočívá především ve dvouprůchodovém zapojení dekodéru vstupních dat, generátoru ekvidistant a zkracovacího bloku. Jeho· podstatou je, že první povelový výstup řadiče je spojen s povelovým vstupem dekodéru vstupních dat, jehož synchronizační výstup je spojen s prvním spouštěcím vstupem generátoru ekvidistant.These disadvantages are overcome by the connection of a correction unit for the generation of the required path parameters according to the invention, which consists mainly in a two-pass connection of the input data decoder, the equidistant generator and the shortening block. In essence, the first command output of the controller is coupled to the command input of the input data decoder, whose synchronization output is coupled to the first trigger input of the equidistant generator.
Druhý spouštěcí vstup generátoru ekvidistant je spojen s druhým spouštěcím výstupem řadiče, jehož druhý povelový výstup je připojen na povelový vstup generátoru ekvidistant. První datový výstup řadiče je spojen se čtvrtým datovým vstupem vnitřní paměti, druhý datový výstup řadiče je připojen ,na šestý datový vstup vnitrní paměti a pátý datový vstup vnitřní paměti je spojen s datovým výstupem dekodéru vstupních dat. Datový vstup dekodéru vstupních dat je spojen s datovým výstupem programové paměti.The second trigger input of the equidistant generator is coupled to the second trigger output of the controller whose second command output is connected to the command input of the equidistant generator. The first data output of the controller is connected to the fourth data input of the internal memory, the second data output of the controller is connected, to the sixth data input of the internal memory and the fifth data input of the internal memory is connected to the data output of the input data decoder. The data input of the input data decoder is connected to the data output of the program memory.
Třetí datový vstup generátoru ekvidistant je připojen na datový výstup korekční paměti. Povelový výstup povelové paměti je spojen s povelovým vstupem řadiče, jehož první datový vstup je připojen na datový výstup paměti výchozího stavu spolu s prvním datovým vstupem generátoru ekvidistant. Synchronizační výstup generátoru ekvidistant je spojen s třetím synchronizačním vstupem řadiče, jehož první synchronizační vstup je připojen na synchronizační výstup vkládacího bloku.The third data input of the ekvidistant generator is connected to the data output of the correction memory. The command output of the command memory is coupled to the command input of the controller whose first data input is connected to the data output of the initial state memory together with the first data input of the equidistant generator. The sync output of the equidistant generator is coupled to a third sync input of the controller whose first sync input is connected to the sync output of the insert block.
Druhý synchronizační vstup řadiče je spojen se synchronizačním výstupem zkracovacího bloku, jenž je svým prvním spouštěcím vstupem připojen na první spouštěcí výstup řadiče. Druhý datový vstup řadiče je připojen na čtvrtý datový výstup vnitřní paměti, na jejíž první, druhý a třetí datový výstup jsou po řadě připojeny datový vstup zkracovacího bloku, druhý datový vstup generátoru ekvidistant a datový vstup vkládacího bloku.The second controller input synchronization input is coupled to the short circuit block synchronization output, which is connected to the first controller output output by its first trigger input. The second data input of the controller is connected to the fourth data output of the internal memory, the first, second and third data outputs of which the shortening block data input, the second equidistant generator data input, and the insertion block data input are connected sequentially.
Datové výstupy zkracovacího bloku generátoru ekvidistant a vkládacího bloku jsou po· řadě připojeny na první, druhý a třetí datový vstup vnitřní paměti, přičemž aktivační výstupy zkracovacího bloku, generátoru ekvidistant a vkládacího bloku jsou po řadě připojeny na druhý, třetí a první aktivační vstup generátoru výstupních parametrů.The data outputs of the equidistant generator and insertion block are sequentially connected to the first, second and third internal memory data inputs, and the truncation, equidistant generator, and insertion block activation outputs are connected sequentially to the second, third, and first output generator activation inputs. parameters.
Synchronizační vstupy zkracovacího bloku, generátoru ekvidistant a vkládacího bloku jsou po řadě připojeny na druhý, třetí a první synchronizační výstup generátoru výstupních parametrů, druhý spouštěcí vstup zkracovacího bloku a· spouštěcí vstup vkládacího bloku jsou po řadě připojeny na druhý ,a první spouštěcí výstup generátoru ekvidistant. Datový vstup paměti výstupních parametrů je připojen na datový výstup generátoru výstupních parametrů a datový vstup paměti chybových stavů je spojen s chybovým výstupem řadiče. Startovací vstup řadiče je spojen s výstupem synchronizačního bloku a synchronizační výstup řadiče je spojen se vstupem synchronizačního bloku.The short circuit block, equidistant generator, and insertion sync inputs are connected sequentially to the second, third, and first sync outputs of the output parameter generator, the second shortening block trigger input, and the insertion block trigger input are connected sequentially to the second, and first equidistant generator output . The data input of the output parameter memory is connected to the data output of the output parameter generator, and the data input of the error state memory is connected to the error output of the controller. The controller's start input is connected to the sync block output and the controller's sync output is connected to the sync block input.
Zapojením podle vynálezu byla vytvořena vysoce výkonná struktura umožňující hospodárné generování parametrů požadované dráhy, a to jak z hlediska počtu nezbytných funkčních bloků, tak i z hlediska doby, nutné pro průchod zapojením. Hlavní výhoda spočívá v tom, že stanovení hledaných parametrů je provedeno· moderním stavebnicovým způsobem a svou výstavbou principiálně umožňuje i začlenění řady automatizačních prvků, nezbytných pro efektivní využití řídicího systému v bezobslužných provozech typu IVU a PVS.With the circuitry of the present invention, a high-performance structure has been created allowing economical generation of the desired path parameters, both in terms of the number of functional blocks required and in terms of the time required to pass through the circuit. The main advantage lies in the fact that the determination of the searched parameters is carried out in a modern modular way and by its construction it enables in principle also the integration of a number of automation elements necessary for efficient use of the control system in unattended operations of IVU and PVS type.
Na připojeném výkresu je blokové schéma zapojení, přičemž jednotlivé bloky je možno charakterizovat takto:The attached drawing shows a block diagram of the circuit, where the individual blocks can be characterized as follows:
•Korekční paměť 1 je tvořena paměťmi typu RAM, které umožňují zápis a čtení uložených informací a slouží k uchovávání zadaných korekčních hodnot. Programová paměť 2 je vytvořena z paměti typu RAM a slouží k předávání dat mezi dekodérem vstupních uživatelských dat a popisovanou• Correction memory 1 is made up of RAM memories that allow writing and reading of stored information and used to store the entered correction values. Program memory 2 is formed from RAM and is used to transmit data between the user input data decoder and the described
6 (3 7 2 8 korekční jednotkou. Povelová paměť 3 je tvořena pamětí typu RAM a slouží ke specifikaci požadavku řídicích bloků na činnost korekční jednotky.6 (3 7 2 8) The command memory 3 is a RAM and is used to specify the control block request for the operation of the correction unit.
Paměť 4 chybových stavů je tvořena pamětí typu RAM a slouží k přenosu stavových a chybových hlášení z korekční jednotky do řídicích bloků. Paměť 5 výchozího stavu je tvořena paměťmi typu RAM a slouží k přenosu Informace o dasažené poloze z interpolátoru do korekční jednotky. Řadič 6 je vytvořen z logických prvků sekvenčního a kombinačního charakteru a logické sítě pamětí typu PROM. Vytváří potřebné řídicí informace pro činnost dekodéru 7 vstupních dat zkracovacího bloku 9 a generátoru 10 ekvidistant. Zajišťuje synchronizaci činnosti jednotlivých funkčních bloků korekční jednotky.The error state memory 4 is a RAM memory and is used to transmit status and error messages from the correction unit to the control blocks. The initial state memory 5 consists of RAM memories and is used to transmit the reached position information from the interpolator to the correction unit. The controller 6 is formed from logic elements of sequential and combinational nature and a logical network of PROM memories. It generates the necessary control information for the operation of the shortening block input data decoder 7 and the equidistant generator 10. It provides synchronization of operation of individual function blocks of the correction unit.
Dekodér 7 vstupních dat je tvořen rovněž pamětí typu PROM a vůči programové paměti 2 představuje vlastně vstupní interface korekční jednotky. Vnitřní paměť 8 je tvořena pamětí typu RAM a slouží jednak k přenosu dat mezi jednotlivými bloky korekční jednotky, jednak k uchovávání údajů umožňujících výrazně zefektivnit činnost korekční jednotky při její opětné aktivaci. Zkracovací blok 9, generátor 10 ekvidistant a vkládací blok 11 jsou podobného charakteru jako řadič 6 a i ony jsou realizovány pomocí pamětí typu PROM. Jsou jádrem korekční jednotky a ve vzájemné součinnosti zajišťují nezbytné aritmetické a logické operace s daty uloženými ve vnitřní paměti 8.The input data decoder 7 is also made up of a PROM type memory and, in relation to the program memory 2, is actually an input interface of the correction unit. The internal memory 8 consists of a RAM and serves both to transmit data between individual blocks of the correction unit and to store data to make the operation of the correction unit more effective when it is reactivated. The shortening block 9, the equidistant generator 10, and the insertion block 11 are similar in nature to the controller 6, and they are also realized using PROM memories. They are the core of the correction unit and, in cooperation with them, provide the necessary arithmetic and logical operations with the data stored in the internal memory 8.
Generátor 12 výstupních parametrů je podobného charakteru jako dekodér 7 vstupních dat a jako výstupní interface korekční jednotky je rovněž realizován pomocí pamětí typu PROM. Paměť 13 výstupních parametrů je tvořena pamětí typu RAM a slouží k přenosu dat mezi korekční jednotkou a interpolátorem. Synchronizační blok 14 je podobného typu jako řadič 6 a vůči korekční jednotce má charakter řídicího nadřazeného bloku.The output parameter generator 12 is similar in nature to the input data decoder 7, and is also implemented as PROMs as the output interface of the correction unit. The output parameter memory 13 is a RAM and is used to transfer data between the correction unit and the interpolator. The synchronization block 14 is of a similar type to the controller 6 and has the character of a master control block relative to the correction unit.
Jednotlivé bloky jsou zapojeny takto:Individual blocks are connected as follows:
Startovací vstup 0604 řadiče 6 je připojen .na výstup synchronizačního bloku 14, první povelový vstup 0613 řadiče S je spojen s povelovým vstupem 0702 dekodéru 7 vstupních dat. Synchronizační výstup 0712 dekodéru 7 vstupních dat je spojen s prvním spouštěcím vstupem 1003 generátoru 10 ekvidistant. Druhý spouštěcí výstup 0616 řadiče 6 je spojen s druhým spouštěcím vstupem 1006 generátoru 10 ekvidistant.The start input 0604 of the controller 6 is connected to the output of the sync block 14, the first command input 0613 of the controller S is connected to the command input 0702 of the input data decoder 7. The synchronization output 0712 of the input data decoder 7 is coupled to the first trigger input 1003 of the equidistant generator 10. The second trigger output 0616 of the controller 6 is coupled to the second trigger input 1006 of the equidistant generator 10.
Druhý povelový výstup 0615 řadiče 6 je připojen na povelový vstup 1005 generátoru 10 ekvidistant. První datový výstup 0614 řadiče 6 je spojen se čtvrtým datovým vstupem 0801 vnitřní paměti 8. Druhý datový výstup 0617 řadiče 6 je spojen se šestým datovým vstupem 0806 vnitřní paměti 6. Datový výstup 0711 dekodéru 7 vstupních dat je připojen na pátý datový vstup 0805 vnitrní paměti 8. Datový výstup 0911 zkracovacího bloku 9 je spojen s prvním datovým vstupem 0801 vnitřní paměti 8. Datový výstup 1012 generátoru 10 ekvidistant je spojen s druhým datovým vstupem 0802 vnitřní paměti 8. Datový výstup 1113 vkládacího· bloku 11 je připojen na třetí datový vstup 0803 vnitřní paměti 8.The second command output 0615 of the controller 6 is connected to the command input 1005 of the equidistant generator 10. The first data output 0614 of the controller 6 is connected to the fourth data input 0801 of the internal memory 8. The second data output 0617 of the controller 6 is connected to the sixth data input 0806 of the internal memory 6. The data output 0711 of the input data decoder 7 is connected to the fifth data input 0805 of the internal memory 8. The data output 0911 of the shortening block 9 is connected to the first data input 0801 of the internal memory 8. The data output 1012 of the equidistant generator 10 is connected to the second data input 0802 of the internal memory 8. The data output 1113 of the insertion block 11 is connected to the third data input 0803 internal memory 8.
Datový vstup 0901 zkracovacího bloku 9 je spojen s prvním datovým výstupem 0811 vnitřní paměti 8. Druhý datový vstup 0607 řadiče 6 je spojen se čtvrtým datovým výstupem 0814 vnitřní paměti 8. Druhý datový vstup 1002 generátoru 10 ekvidistant je spojen s druhým datovým výstupem 0812 vnitřní paměti 8. Datový vstup 1103 vkládacího bloku 11 je připojen na třetí datový výstup Π813 vnitřní paměti 8. Datový vstup 0701 dekodéru 7 vstupních dat je spojen s datovým výstupem 0211 programové paměti 2.The data input 0901 of the shortening block 9 is connected to the first data output 0811 of the internal memory 8. The second data input 0607 of the controller 6 is connected to the fourth data output 0814 of the internal memory 8. The second data input 1002 of the equidistant generator 102 is connected to the second data output 0812 of the internal memory. 8. The data input 1103 of the pad 11 is connected to the third data output Π813 of the internal memory 8. The data input 0701 of the input data decoder 7 is connected to the data output 0211 of the program memory 2.
Třetí datový vstup 1007 generátoru 10 ekvidistant je spojen s datovým výstupem 0111 korekční paměti 1. První datový vstup 1001 generátoru 10 ekvidistant je spojen s datovým výstupem 0511 paměti 5 výchozího stavu. První datový vstup 0606 řadiče 6 je připojen na datový výstup 0511 paměti 5 výchozího stavu. Synchronizační výstup 1015 generátoru 10 ekvidistant je spojen s třetím synchronizačním vstupem 0605 řadiče 6. První spouštěcí výstup 0612 řadiče 6 je spojen s prvním spouštěcím vstupem 0902 zkracovacího bloku 9.The third data input 1007 of the equidistant generator 10 is connected to the data output 0111 of the correction memory 1. The first data input 1001 of the equidistant generator 10 is connected to the data output 0511 of the initial state memory 5. The first data input 0606 of the controller 6 is connected to the data output 0511 of the default state memory 5. The synchronization output 1015 of the equidistant generator 10 is coupled to the third synchronization input 0605 of the controller 6. The first trigger output 0612 of the controller 6 is coupled to the first trigger input 0902 of the shortening block 9.
Druhý spouštěcí výstup 1013 generátoru 10 ekvidistant je připojen na druhý spouštěcí vstup 0904 zkracovacího bloku 9. Spouštěcí vstup 1101 vkládacího bloku 11 je spojen s prvním spouštěcím výstupem 1011 generátoru 10 ekvidistant. Druhý aktivační vstup 1202 generátoru 12 výstupních parametrů je spojen s aktivačním výstupem 0913 zkracovacího bloku 9. Třetí aktivační vstup 1203 generátoru 12 výstupních parametrů je spojen s aktivačním výstupem 1014 generátoru 10 ekvidistant.The second trigger output 1013 of the equidistant generator 10 is coupled to the second trigger input 0904 of the shortening block 9. The trigger input 1101 of the insert block 11 is coupled to the first trigger output 1011 of the equidistant generator 10. The second activation input 1202 of the output parameter generator 12 is coupled to the activation output 0913 of the shortening block 9. The third activation input 1203 of the output parameter generator 12 is coupled to the activation output 1014 of the equidistant generator 10.
První aktivační vstup 1201 generátoru 12 výstupních parametrů je spojen s aktivačním výstupem 1112 vkládacího bloku 11. Druhý synchronizační výstup 1213 generátoru 12 výstupních parametrů je připojen na synchronizační vstup 0903 zkracovacího bloku 9. Třetí synchronizační výstup 1214 generátoru 12 výstupních parametrů je připojen na synchronizační vstup 1004 generátoru 10 ekvidistant.The first activation input 1201 of the output parameter generator 12 is coupled to the activation output 1112 of the insert block 11. The second synchronization output 1213 of the output parameter generator 12 is connected to the synchronization input 0903 of the shortening block 9. The third synchronization output 1214 of the output parameter generator 12 is connected to the synchronization input 1004 generator 10 equidistant.
První synchronizační výstup 1212 generátoru 12 výstupních parametrů je spojen se synchronizačním vstupem 1102 vkládacího bloku 11. Datový výstup 1211 generátoru 12 výstupních parametrů je spojen s datovým vstupem 1301 paměti 13 výstupních parametrů. Synchronizační výstup 1111 vkládacího bloku 11 je připojen na první synchronizační vstup G6G1 řadiče 6. Synchronizační výstup 0912 zkracovacího bloku 9 je spojen s druhým synchronizačním vstupem 0602 řa260728 diče S ia povelový vstup 0603 řadiče 6 je spojen s povelovým výstupem 0311 povelové piaměti 3.The first synchronization output 1212 of the output parameter generator 12 is coupled to the synchronization input 1102 of the insert block 11. The data output 1211 of the output parameter generator 12 is coupled to the data input 1301 of the output parameter memory 13. The insertion block synchronization output 1111 is coupled to the first synchronization input G6G1 of the controller 6. The synchronization output 0912 of the shortening block 9 is coupled to the second synchronization input 0602 of the controller S i and the command input 0603 of the controller 6 is connected to the command output 0311 of the command memory 3.
Chybový výstup 0613 řadiče 6 je připojen na datový vstup 0401 paměti 4 chybových stavů. Synchronizační výstup 0611 řadiče 8 je spojen se vstupem 1401 synchronizačního bloku 14.The error output 0613 of controller 6 is connected to data input 0401 of the error state memory 4. The synchronization output 0611 of the controller 8 is coupled to the input 1401 of the synchronization block 14.
Zapojení pracuje takto:The wiring works as follows:
Po příchodu startovacího signálu na startovací vstup 0604 řadiče 6 je -aktivován dekodér 7 vstupních dat, který v závislosti na obsahu programové paměti 2 naplní vnitřní paměť 8 vstupními daty generátoru 10 ekvidistant. Potom je synchronizačním signálem výstupu 0712 dekodéru 7 vstupních dat aktivován první spouštěcí vstup 1003 generátoru 10 ekvidistant. Současně je řadičem 6 vyhodnocen obsah povelové paměti 3, alternativně je čtena paměť 5 výchozího stavu a do vnitřní paměti 8 je zapsána řídicí informace pro generátor 10 ekvidistant. Potom je přes druhý spouštěcí výstup 0616 řadiče 6 aktivován druhý spouštěcí vstup 1006 generátoru 10 ekvidistant.Upon arrival of the start signal at the start input 0604 of the controller 6, the input data decoder 7 is activated, which, depending on the contents of the program memory 2, fills the internal memory 8 with the input data of the equidistant generator 10. Then, the first trigger input 1003 of the equidistant generator 10 is activated by the synchronization signal of the output 0712 of the input data decoder 7. At the same time, the contents of the command memory 3 are evaluated by the controller 6, alternatively the initial state memory 5 is read and the control information for the equidistant generator 10 is written to the internal memory 8. Then, the second trigger input 1006 of the equidistant generator 10 is activated via the second trigger output 0616 of the controller 6.
jsou-li aktivovány oba spouštěcí vstupy první 1003 a druhý 1006 generátoru 10 ekvidistant, dojde v závislosti na stavu vnitřní paměti 8 alternativně k aktivaci zkracovacího bloku 9 druhým spouštěcím výstupem 1013 generátoru 10 ekvidistant nebo k aktivaci vkládacího bloku 11 prvním spouštěcím výstupem 1011 generátoru 10 ekvidistant.if both the trigger inputs 1003 and 1006 of the equidistant generator 10 are activated, depending on the state of the internal memory 8, the shortening block 9 is alternatively triggered by the second trigger output 1013 of the equidistant generator 10 or the insertion block 11 is triggered by the first trigger output 1011 of the equidistant generator 10. .
Tyto bloky vyhodnocují podrobněji obsah vnitřní paměti 8 a svým aktivačním výstupem 0913 zkracovacího bloku 9, resp. 1112 vkládacího bloku 11, spustí činnost generátoru 12 výstupních parametrů, který signalizuje svým druhým 1213, resp. prvním' 1212 synchronizačním vstupem do bloku, z něhož byl aktivován, tj. zkracovacího bloku 9, resp. vkládacího bloku 11, ukončení zápisu do paměti 13 výstupních parametrů. Po příchodu synchronizačního signálu provede zkracovací blok 9, resp. vkládací blok 11 aktualizaci vnitřní paměti 8 a vyšle signál na druhý synchronizační vstup 0602, resp. první synchronizační vstup 0601, řadiče 6.These blocks evaluate in more detail the contents of the internal memory 8 and their activation output 0913 of the shortening block 9 and 9, respectively. 1112 of the insertion block 11, starts the operation of the output parameter generator 12, which signals its second 1213, respectively. the first 1212 synchronization input to the block from which it was activated, i.e., the shortening block 9, respectively. the input block 11, writing to the output parameter memory 13 is completed. Upon arrival of the synchronization signal, the shortening block 9, respectively. the insertion block 11 updates the internal memory 8 and sends a signal to the second synchronization input 0602, respectively. first synchronization input 0601, controllers 6.
Nyní je v závislosti na původním stavu povelové paměti 3 v době startu řadiče 6 startovacím vstupem 0604 buď aktivován znovu výše popsaný cyklus dekodéru 7 vstupních dat, přičemž je přes první spouštěcí výstup 0612 řadiče 6 vyslán potvrzující signál na první spouštěcí vstup 0902 zkracovacího bloku 9, nebo je provedena aktualizace obsahu vnitřní paměti 8 přímo z řadiče 6, jeho druhým datovým výstupem 0617 a generátor 10 ekvidistant je spuštěn druhým povelovým výstupem 0615 řadiče 6.Now, depending on the original state of the command memory 3, at the start time of the controller 6, by the start input 0604, either the above-described cycle of the input data decoder 7 is reactivated, and a acknowledgment signal is sent to the first start input 0902 of the shortening block 9. or the contents of the internal memory 8 are updated directly from the controller 6, by its second data output 0617 and the equidistant generator 10 is triggered by the second command output 0615 of the controller 6.
Po aktivaci generátoru 10 ekvidistant, buď jeho prvním 1003 a druhým 1006 spouštěcím vstupem, nebo povelovým vstupem 1005, je čten obsah korekční paměti 1, vyhodnocen obsah vnitřní paměti 8 a dále je buď aktivován výše popsaný cyklus zkracovacího bloku 9, anebo dojde k přímé aktivaci generátoru 12 výstupních parametrů aktivačním výstupem 1014 generátoru 10 ekvidistant.After activating the equidistant generator 10, either by its first 1003 and second 1006 trigger inputs or command input 1005, the contents of the correction memory 1 are read, the contents of the internal memory 8 are evaluated, and either the shortening block cycle 9 described above is activated or generator parameter output 12 by activating output 1014 of generator 10 equidistant.
V tomto případě je ukončení zápisu do paměti 13 výstupních parametrů generátorem 12 výstupních parametrů signalizováno třetím synchronizačním výstupem 1214 do generátoru 10 ekvidistant, odkud je provedena aktualizace obsahu vnitřní pamětí 8 a synchronizačním výstupem 1015 je vyslán synchronizační signál do řadiče 6. Po příchodu synchronizačního signálu na třetí synchronizační vstup 0605 řadiče 6 od generátoru 10 ekvidistant nebo synchronizačního signálu na druhý synchronizační vstup 0602 řadiče 6 od zkracovacího bloku 9 je řadičem 6 vyhodnocen obsah vnitřní paměti 8 a naplněna paměť 4 chybových stavů. Vysláním synchronizačního signálu na synchronizačním výstupu 0611 řadiče β je činnost zapojení ukončena.In this case, the writing of the output parameter memory 13 by the output parameter generator 12 is signaled by the third synchronization output 1214 to the equidistant generator 10, from which the contents of the internal memory 8 are updated and the synchronization output 1015 sends a synchronization signal to the controller. the third synchronization input 0605 of the controller 6 from the equidistant generator 10 or the synchronization signal to the second synchronization input 0602 of the controller 6 from the shortening block 9 is evaluated by the controller 6 for the contents of internal memory 8 and the error state memory 4 is filled. By sending a synchronization signal to the synchronization output 0611 of the controller β, the wiring operation is terminated.
Zapojení podle vynálezu bude možno využít zejména při číslicovém řízení obráběcích a jiných pracovních strojů nebo výrobních zařízení.The circuit according to the invention can be used in particular for numerical control of machine tools and other working machines or production equipment.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS872991A CS260728B1 (en) | 1987-04-27 | 1987-04-27 | Correction unit wiring to generate required path parameters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS872991A CS260728B1 (en) | 1987-04-27 | 1987-04-27 | Correction unit wiring to generate required path parameters |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS299187A1 CS299187A1 (en) | 1988-05-16 |
| CS260728B1 true CS260728B1 (en) | 1989-01-12 |
Family
ID=5368689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS872991A CS260728B1 (en) | 1987-04-27 | 1987-04-27 | Correction unit wiring to generate required path parameters |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS260728B1 (en) |
-
1987
- 1987-04-27 CS CS872991A patent/CS260728B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS299187A1 (en) | 1988-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4658349A (en) | Direct memory access control circuit and data processing system using said circuit | |
| EP0124615A4 (en) | Method of automatically preparing numerical control data. | |
| JPS56140459A (en) | Data processing system | |
| EP0121187B2 (en) | Tool support synchronizing system for numerical control apparatus | |
| ES480408A1 (en) | Glassware forming machine computer-RAM controller system. | |
| KR930703773A (en) | DNC System | |
| JPS6224801B2 (en) | ||
| JPS6252344B2 (en) | ||
| JPH0531183B2 (en) | ||
| JPS63181005A (en) | Parallel processing method for numerical controller | |
| ES8609163A1 (en) | Servo-control of machine motions in manufacture of glass containers | |
| CS260728B1 (en) | Correction unit wiring to generate required path parameters | |
| EP0077835A1 (en) | Data exchanging method and device | |
| JPS59223807A (en) | Coupling system of numerical controller | |
| US4942573A (en) | Loosely coupled parallel network simulator | |
| EP0308510A4 (en) | Interface method in a numerical controller. | |
| EP0328649A4 (en) | System for processing mst functional instruction. | |
| JPS61107401A (en) | Program format converting system between numerical controller and programmable controller for machine tool | |
| WO1989005483A1 (en) | Cnc control system | |
| JPS5769305A (en) | Programmable logic controller | |
| SU503211A1 (en) | Machine Tool Management System | |
| SU542172A1 (en) | Multichannel device for software control | |
| JPS56135266A (en) | Data processing system | |
| JPS588306A (en) | Program decentralized parallel execution type programmable-logic-controller system | |
| JP3584342B2 (en) | Synchronous operation start / stop control system for multiple ICs |