CS261009B1

CS261009B1 - Timing circuit wiring, especially for industrial and laboratory timekeeping

Info

Publication number: CS261009B1
Application number: CS862300A
Authority: CS
Inventors: Pavel Heinige; Pavel Morcinek; Pavel Polasek; Ivo Srubar
Original assignee: Pavel Heinige; Pavel Morcinek; Pavel Polasek; Ivo Srubar
Priority date: 1986-04-01
Filing date: 1986-04-01
Publication date: 1989-01-12
Also published as: CS230086A1

Abstract

Řešení se týká zapojení časoměrného obvodu, zejména pro průmyslovou a laboratorní časomíru. Zapojení obsahuje oscilá tor, fázový závěs, dva děliče, blok sekundové linky, blok minutové linky, čítač minut ve dni, čítač sekund, čítač číslicových hodin, blok kalendáře, čítač dnů v týdnu, komparátor, pamět komparátoru, čítač stopek, pamět mezičasu, dva dekodéry, dva výstupní budiče, a blok řízení. Zapojení časoměrného obvodu může být využito například v hlavních hodinách, signálních hodinách, docházkových kontrolních hodinách, ve stopkách, jako zdroj reálného času v počítačích, v předmě tech spotřební elektroniky v časových relé a podobně.The solution concerns the connection of a timekeeping circuit, especially for industrial and laboratory timekeeping. The connection includes an oscillator, a phase lock, two dividers, a second line block, a minute line block, a minute counter in the day, a second counter, a digital clock counter, a calendar block, a day counter in the week, a comparator, a comparator memory, a stopwatch counter, an intermediate time memory, two decoders, two output drivers, and a control block. The connection of the timekeeping circuit can be used, for example, in master clocks, signal clocks, attendance control clocks, in stopwatches, as a source of real time in computers, in consumer electronics, in time relays, and the like.

Description

Vynález řeší zapojení časoměrného obvodu, zejména pro průmyslovou a laboratorní časomíru, řízeného vnějším oscilátorem nebo vnějšími sekundovými nebo vnějšími minutovými impulsy s výstupy pro řízení linek sekundových podružných hodin, linek minutových podružných hodin, budíku, intervalového spínače, pohybu registrační karty docházkových kontrolních hodin, paměti spínacích časů spínacích a signálních hodin a časových relé a zobrazovače se světloemitujícími diodami se společnou anodou nebo společnou katodou s funkcemi hodin, kalendáře a stopek a s binárně kódovaným dekadickým výstupem časové informace se strobováním pro vyšší řídicí systémy jako je počítač.The invention solves the connection of a timing circuit, especially for industrial and laboratory timekeeping, controlled by an external oscillator or external second or external minute pulses with outputs for controlling the secondary slave clock lines, minute slave clock lines, alarm clock, interval switch, switching times of switching and signaling clocks and time relays and light-emitting diodes with common anode or common cathode with clock, calendar and stopwatch functions and binary-coded decimal output of time information strobed for higher control systems such as a computer.

Dosud používané časoměrné obvody slouží k řízení zobrazovačů číslicových náramkových hodinek a jejich signálních výstupů jako budíku a podobně. Jiné časoměrné obvody slouží pro řízení sekundových strojků analogových náramkových, stolních a nástěnných hodin a stolních budíků. Jiné časoměrné obvody slouží pro řízení časových relé a spínacích hodin. Jiné časoměrné obvody slouží pro použití ve stopkách. Jednotlivé časoměrné obvody jsou řešeny pro každou aplikaci zvlášt a jejich výstupní části jsou výkonově přizpůsobeny zejména pro přístroje určené pro osobní používání jednotlivých osob. Použití jednoho obvodu pro jinou aplikaci nebo pro aplikaci v průmyslové nebo laboratorní časomíře je buá nemožné, nebo vyžaduje složité zapojení dodatečných vnějších obvodů.The timing circuits used so far serve to control the display of digital wristwatches and their signal outputs as an alarm clock and the like. Other timing circuits are used to control analog wristwatches, desktop clocks, wall clocks and desktop alarm clocks. Other timing circuits are used to control timing relays and time switches. Other timing circuits are for use in stopwatches. Individual timing circuits are designed for each application separately and their output parts are especially adapted for devices intended for personal use of individual persons. Using one circuit for another application or for use in industrial or laboratory timing is either impossible or requires complex wiring of additional external circuits.

Uvedené nevýhody odstraňuje zapojení časoměrného obvodu podle vynálezu, jehož podstata spočívá v tom, že první vstup zapojení pro synchronizaci vnějším kmitočtem je připojen na oscilátor, jehož výstup je propojen na první vstup fázového závěsu, jehož druhý vstup pro řízení fázového závěsu je zároveň druhým vstupem zapojení a jehož výstup, který je zároveň prvním výstupem zapojení, určeným pro strobování výstupních údajů, je propojen na první vstup prvního děliče, jehož první výstup pro řízení multiplexu údajů je informačním kanálem přiveden jednak na vstup prvního výstupního budiče, jehož první až osmý výstup demultiplexu výstupních údajů je zároveň šestým až třináctým výstupem zapojeni, jednak na první vstup bloku řízení, jehož druhý až devátý vstup je zároveň třetím až desátým vstupem zapojení, a jednak na první vstupy čítače sekund, čítače číslicových hodin, bloku kalendáře, čítače dnů v týdnu, paměti komparátorů, čítače stopek a paměti mezičasu, přičemž druhý výstup prvního děliče přivádí sekundové impulsy na první vstup bloku sekundové linky, jehož první a druhý výstup sekundových polarizovaných pulsů jsou zároveň druhým a třetím výstupem zapojení a jehož třetí výstup je propojen jednak na třetí vstup čítače sekund a jednak na první vstup druhého děliče, jehož výstup minutových impulsů je připojen na první vstup bloku minutové linky, jehož první a druhý výstup minutových polarizovaných pulsů jsou zároveň čtvrtým a pátým výstupem zapojení a jehož třetí výstup je propojen jednak na třetí vstup čítače číslicových hodin a jednak na první vstup čítače minut ve dni, jehož výstup je informačním kanálem propojen na první vstup druhého výstupního budiče, jehož první až jedenáctý výstup údajů jsou zároveň čtrnáctým až dvacátýmčtvrtým výstupem zapojení a jehož třetí vstup je informačním kanálem propojen na první výstupy čítače sekund, čítače číslicových hodin, bloku kalendáře, čítače dnů v týdnu, paměti komparátorů a paměti mezičasu a na první vstup druhého dekodéru, jehož třetí vstup je zároveň jedenáctým vstupem zapojení a jehož výstup je spojen informačním kanálem se čtvrtým vstupem druhého-výstupního budiče, přičemž druhý výstup čítače číslicových hodin, je spojen součaně s třetím vstupem bloku kalendáře a s třetím vstupem čítače dnů v týdnu, jehož druhý výstup je informačním kanálem propojen s prvním vstupem prvního dekodéru, jehož výstup je spojen informačním kanálem s druhým vstupem druhého výstupního budiče, přičemž druhý výstup bloku kalendáře, který nese informaci o počátku prvního a sedmnáctého dne v měsíci, je zároveň dvacátýmpátým výstupem zapojení a přičemž výstup čítače stopek je přiveden informačním kanálem na třetí vstupy paměti mezičasu, komparátorů a paměti komparátorů, jejíž druhý výstup je spojen informačním kanálem se čtvrtým vstupem komparátorů, jehož první vstup je spojen informačním kanálem s třetím výstupem čítače číslicových hodin a jehož výstup, který nese informaci o komparaci je zároveň dvacátýmšestým výstupem zapojení, přičemž výstup bloku zařízení je informačním kanálem spojen s druhými vstupy fázového závěsu, prvního děliče, bloku sekundové linky, druhého děliče, bloku minutové linky, čítače minut ve dni, čítače sekund, čítače čislicovýeh hodin, bloku kalendáře, čítače dnů v týdnu, prvního dekodéru, komparátorů, paměti komparátorů, čítače stopek, paměti mezičasu a druhého dekodéru a s pátým vstupem druhého výstupního budiče.The above-mentioned disadvantages are eliminated by the connection of the timing circuit according to the invention, which is characterized in that the first input of the external frequency synchronization circuit is connected to an oscillator whose output is connected to the first phase locked input. and whose output, which is also the first wiring output for strobing output data, is coupled to the first input of the first divider, whose first data multiplex control output is fed to the input of the first output driver, the first to eighth output of the demultiplex output data is also the sixth to thirteenth output connected, first on the first input of the control block, whose second to ninth input is also the third to tenth input of the connection, and second on the first inputs of the counter calendar, day counter, comparator memory, stopwatch counter, and split time, the second output of the first divider delivering second pulses to the first input of the second line block, the first and second outputs of the second polarized pulses being the second and third outputs of the wiring; the output is connected both to the third input of the second counter and to the first input of the second divider, whose output of minute pulses is connected to the first input of the minute line block, whose first and second output of minute polarized pulses are simultaneously the fourth and fifth outputs connected to the third input of the digital clock counter and to the first input of the minute counter on the day whose output is connected to the first input of the second output driver, whose first to eleventh data output are simultaneously fourteenth to twenty-quarter m the wiring output and whose third input is connected by the information channel to the first outputs of the second counter, the digital clock counter, the calendar block, the weekday counter, the comparator memory and the intermediate time memory and the first input of the second decoder. the output of which is connected via the information channel to the fourth input of the second-output driver, the second output of the digital clock counter being coupled to the third input of the calendar block and the third input of the days counter of the week; the output of which is connected by the information channel to the second input of the second output driver, wherein the second output of the calendar block, which carries information on the beginning of the first and seventeenth day of the month, is simultaneously the 25th output of the wiring and the stop counter output ek is fed by the information channel to the third inputs of the intermediate, memory and comparator memory, the second output of which is connected by the information channel to the fourth comparator input, the first input of which is connected by the information channel to the third output of the digital clock counter. it is also the 26th wiring output, whereby the output of the device block is connected by the information channel to the second inputs of phase lock, first divider, second line block, second divider, minute line block, day minute counter, seconds counter, digital hour counter, calendar block, counter days of the week, first decoder, comparators, comparator memory, stopwatch counter, split time and second decoder memory, and the fifth input of the second output driver.

Výhodou zapojení časoměrného obvodu podle vynálezu je, že funkce potřebné v průmyslové a laboratorní časomíře, je možno realizovat s menším počtem součástek a s nižším příkonem než dosud. Například při realizaci hlavních hodin se zapojení časoměrného obvodu doplní pouze zdrojem, ovládacím přepínačem, výkonovým obvodem linky minutových, resp. sekundových impulsů a oscilátorem 100 kHz.The advantage of the timing circuit according to the invention is that the functions required in industrial and laboratory timekeeping can be realized with fewer components and lower power consumption than hitherto. For example, in the realization of the main clock, the timing circuit connection is completed only by the source, control switch, power circuit of the minute line, respectively. second pulses and oscillator 100 kHz.

Další výhodou zapojení podle vynálezu je, že výstup bloku řízení přivedený na vstup druhého výstupního budiče umožňuje, aby na výstupech druhého výstupního budiče se objevil, podle stavu prvního děliče, stav čítače minut ve dni a bud stav čítače sekund, čítače číslicových hodin a čítače dní v týdnu, nebo stav paměti komparátoru, nebo stav paměti mezičasu, anebo stav bloku kalendáře a stav čítače dní v týdnu.A further advantage of the wiring according to the invention is that the output of the control block applied to the input of the second output driver allows, depending on the state of the first divider, the status of the minute counter per day and the status of the seconds counter, the digital clock counter and the day counter week, or comparator memory status, or intermediate memory status, or calendar block status, and days of week counter.

Na připojeném výkresu je znázorněno blokové schéma příkladu konkrétního zapojení časoměrného obvodu podle vynálezu.The attached drawing shows a block diagram of an example of a particular timing circuit according to the invention.

Vstup zapojení 101 je propojen na vstup 301 oscilátoru OJI, jehož výstup 401 je propojen se vstupem 302 je zároveň vstupem zapojení 102 a jehož výstup 402, který je zároveň výstupem zapojení 201, je zapojen na vstup 305 prvního děliče 03 Výstup 403 prvního děliče 03 je propojen informačním kanálem jednak se vstupem 343 prvního výstupního budiče 18, jehož výstupy 429 až 436 jsou zároveň výstupy zapojení 206 až 213, jednak se vstupem 349 bloku řízení 20, jehož vstupy 350 až 357 jsou zároveň vstupy zapojení 103 až 110, a dále se vstupem 317 bloku 08, vstupem 320 bloku CJ9, vstupem 323 bloku 10, vstupem 326 bloku 11, vstupem 333 bloku 14, vstupem 336 bloku 15 a vstupem 338 bloku 16. Výstup 404 prvního děliče 03 je zapojen na vstup 307 bloku sekundové linky 04, jehož výstupy 405 a 406 jsou zároveň výstupy zapojení 202 a 203. Výstup 407 bloku sekundové linky 04 je propojen jednak se vstupem 315 čítače sekund 08, jednak se vstupem 309 druhého děliče 05, jehož výstup 408 je zapojen na vstup 311 bloku minutové linky 06, jehož výstupy 409 a 410 jsou zároveň výstupy zapojení 204 a 205. Výstup 411 bloku minutové linky 06 je propojen jednak na vstup 313 čítače minut ve dni 07, jednak na vstup 318 bloku číslicových hodin 09, jehož výstup 416 je zapojen jednak na vstup 321 bloku kalendáře 10, jehož výstup 418 je zároveň výstupem zapojení 225, jednak na vstup 324 čítače dní v týdnu 11, jehož výstup 420 je informačním kanálem spojen se vstupem 327 prvního dekodéru 12, jehož výstup 421 je informačním kanálem propojen se vstupem 345 druhého výstupního budiče 19. Výstupy 437 až 447 budiče 19 jsou zároveň výstupy zapojení 214 až 224 a na jehož vstup 344 je informačním kanálem zapojen výstup 412 čítače minut ve dni 07 a na jehož vstup 347 je informačním kanálem připojen výstup 428 druhého dekodéru 17, jehož vstup 427 je zároveň vstupem zapojeni 111 a jehož vstup 341 je informačním kanálem propojen s výstupem 413 bloku 08, výstupem 415 bloku 09, výstupem 417 bloku 10, výstupem 419 bloku čítače dní v týdnu 11, výstupem 424 bloku paměti komparátoru 14, výstupem 426 bloku paměti mezičasu a se vstupem 346 druhého výstupního budiče 19, přičemž výstup 448 bloku řízení 20 je propojen řídicí sběrnicí se vstupy 304, 306, 308, 310, 312, 314, 316, 319, 322, 325, 328, 330,The wiring input 101 is coupled to the input 301 of the oscillator OJI, whose output 401 is coupled to the input 302 is also the wiring input 102 and whose output 402, which is also the wiring output 201, is connected to the input 305 of the first divider 03 interconnected by the information channel to the input 343 of the first output driver 18, whose outputs 429 to 436 are also outputs of wiring 206 to 213, second to input 349 of control block 20, whose inputs 350 to 357 are simultaneously inputs of wiring 103 to 110, and 317 of block 08, input 320 of block CJ9, input 323 of block 10, input 326 of block 11, input 333 of block 14, input 336 of block 15 and input 338 of block 16. The output 404 of the first divider 03 is connected to input 307 of the second line 04 outputs 405 and 406 are also outputs of wiring 202 and 203. Output 407 of the second line 04 block is connected both to input 315 of counter 08 and second to input 309 of the second divider 05, whose output 408 is connected to the input 311 of the minute line block 06, whose outputs 409 and 410 are simultaneously outputs of the wiring 204 and 205. The output 411 of the minute line block 06 is connected to the input 313 of the minute counter on day 07 to input 318 of digital clock block 09, whose output 416 is connected both to input 321 of calendar block 10, whose output 418 is also output of connection 225, and to input 324 of counter of days in week 11, whose output 420 is connected via input channel to input 327 the first decoder 12, whose output 421 is connected via the information channel to the input 345 of the second output driver 19. The outputs 437 to 447 of the driver 19 are simultaneously outputs 214 to 224, and to input 344 the output counter 412 outputs the minute counter on day 07 and whose input 347 is connected by the information channel to the output 428 of the second decoder 17, whose input 427 is also the input connected 111 and whose input 341 is interconnected by the information channel with output 413 of block 08, output 415 of block 09, output 417 of block 10, output 419 of the counter of days of week 11, output 424 of comparator memory 14, output 426 of intermediate time memory and input 346 of second output driver 19, wherein the output 448 of the control block 20 is coupled by the control bus to the inputs 304, 306, 308, 310, 312, 314, 316, 319, 322, 325, 328, 330,

334, 337, 340, 342 a 348 bloků 02, £3, 04, 05, 06, 07, 08, 09, 10, 11, 12' 11- 14, 15, .16, a 19. Vstup 335 paměti komparátoru 14 je informačním kanálem propojen se vstupem 331 bloku 13, vstupem 339 bloku 16 á s výstupem 425 bloku 15 a jehož výstup 423 je informačním kanálem propojen se vstupem 332 komparátoru 13, jehož vstup 329 je informačním kanálem propojen s výstupem 414 číslicových hodin 09 a jehož výstup 422 je zároveň výstupem zapojení 226.334, 337, 340, 342 and 348 blocks 02, £ 3, 04, 05, 06, 07, 08, 09, 10, 11, 12 ', 11-14, 15, .16, and 19. Comparator memory input 335 is interconnected by the information channel to the input 331 of the block 13, the input 339 of the block 16 and the output 425 of the block 15 and whose output 423 is connected by the information channel to the input 332 of the comparator 13 whose input 329 is connected by the information channel to the 414 digital clock output 09 422 is also the output of wiring 226.

Zapojení časoměrného obvodu podle vynálezu realizované například technologií injekční integrované logiky, může být použito například v hlavních hodinách, hlavních signálních hodinách, docházkových kontrolních hodinách, laboratorních nebo sportovních stopkách, v předmětech spotřební elektroniky a v počítačích jako zdroj reálního času, v časových relé apod.The timing circuit according to the invention implemented, for example, by injection integrated logic technology, can be used, for example, in the main clock, main signal clock, attendance control clock, laboratory or sports stopwatch, consumer electronics items and computers as real time source, timing relays and the like.

Claims

SUBJECT MATTER E-Z U

1. Connection of a timing circuit, especially for industrial and laboratory timekeeping, consisting of an oscillator connected to a phase lock with dividers and counters provided on the output of both decoders and drivers and second counters, digital clocks, stopwatches and minutes by day and control block with comparator and comparator and intermediate memories, characterized in that a phase lock input (102) is connected to the phase lock (02) and the output (402) of which is connected both to the strobe output (201) and to the first divider (03) whose first output (403) for controlling the data multiplex is coupled to a first output driver (18) for driving the multiplex outputs and second to a control block (20), a second counter (08), a digital clock counter (09), a calendar block ( 10), a weekday counter (11), a weekday decoder (13), a comparator memory (14), a stopwatch counter (15), and an intermediate memory (16), and the second second pulse output (404) of which is connected by the second line block (04), the second line block (04) has two second polarized pulse outputs (202, 203), and whose output (407) is connected a second counter (08) and a second divider (05) with a minute line block (06) having two minute polarized pulse outputs (204, 205) and whose output (411) is connected to a minute counter of the day ( 07), connected to a first input (344) of a second output driver (19), and a digital clock counter (09), the output (416) of which is coupled to a calendar block (10) provided with an output (225) to control external an attendance control clock and a day counter of the week (11), the output of which (420) is connected via a first decoder (12) to the second input (345) of the second output driver (19), the outputs (413, 415)

417, 419, 424, 426) seconds counters (08), digital clock (09), calendar block (10), weekday counters (11), comparator memory (14) and split time memory (16) are connected to the third input (346) of the output driver (19) and second through the second decoder (17) to its fourth input (347), and their inputs (316, 319, 322, 325, 334, 340) are connected to the output (448, block) control (20), which is also connected to the inputs (304, 306, 308, 310, 312, 314, 328, 330,

334, 337, 340, 342, 348) of the phase lock of the first divider (03), the second line block (04), the second divider (05), the minute line block (06), the minute counter of the day. (07), a first decoder (12), a comparator (13), a comparator memory (14), a stopwatch (15), a second decoder (17), and a second output driver (19).

Timing circuit connection according to claim 1, characterized in that the calendar block (10) is provided with an output for controlling the vertical movement of the external attendance check-clock checklist and an internal divider of four to extend leap years.