CS263638B1

CS263638B1 - Microcomputer system address bus connection

Info

Publication number: CS263638B1
Application number: CS867107A
Authority: CS
Inventors: Jaromir Ing Krejcicek; Vladimir Ing Zavrel
Original assignee: Krejcicek Jaromir; Vladimir Ing Zavrel
Priority date: 1986-10-02
Filing date: 1986-10-02
Publication date: 1989-04-14
Also published as: CS710786A1

Abstract

Řešení se týká zapojení adresní sběrnice mikropočítačového systému, zejména pro mikropočítače jednopouzdrového provedeni, například určené pro řízení otisku bodových tiskáren periferních zařízení. Podstatně snižuje nároky na výstupní linky systému a zjednodušuje adresní dekodér. Podstata zapojení opatřeného pamětovým modulem připojeným k datové a řídicí sběrnici propojující mikropočítačový systém s periferním zařízením spočívá v tom, že k řídicí sběrnici je nastavovacím vstupem a přičítacím nebo odečítacím vstupem připojen generátor adresy. Generátor adresy je adresní sběrnicí připojen k pamětovému modulu generátoru znaků. Využití se předpokládá v mikropočítačových systémech, které obsahují mimo jiné vyhledávání funkčních hodnot v tabulkách k zadanému argumentu Například použitelných u tiskacích zařízení s maticovým způsobem tisku.The solution concerns the connection of the address bus of a microcomputer system, especially for single-case microcomputers, for example intended for controlling the print of dot matrix printers of peripheral devices. It substantially reduces the demands on the output lines of the system and simplifies the address decoder. The essence of the connection provided with a memory module connected to the data and control bus connecting the microcomputer system with the peripheral device lies in the fact that an address generator is connected to the control bus via a setting input and an addition or subtraction input. The address generator is connected via an address bus to the memory module of the character generator. It is expected to be used in microcomputer systems that include, among other things, a search for functional values in tables for a given argument, for example, usable in printing devices with a matrix printing method.

Description

Vynález se týká zapojení adresní sběrnice mikropočítačového systému, zejména pro mikropočítače jednopouzdrového provedení, například určené pro řízení otisku bodových tiskáren periferních zařízení.The invention relates to the address bus of a microcomputer system, in particular for microcomputers of a single-housing design, for example for controlling the print of dot-matrix peripheral devices.

U současných mikropočítačových systémů ,se pamětové funkční moduly s pamětovými integrovanými obvody propojují přímo na příslušnou adresní, datovou a řídicí sběrnici.In today's microcomputer systems, memory function modules with memory integrated circuits connect directly to the appropriate address, data, and control bus.

I když se dosud takových propojení běžně používá, projevují se u nich některé nedostatky.Although such interconnections are still commonly used, they still have some shortcomings.

V prvé řadě to je vysoká potřeba adresních linek, což se projeví zvýšením počtu vývodů pouzdra mikroprocesoru nebo zvýšeným počtem časových multiplexorů dat a adresy na univerzální sběrnici adresa - data. Takové zvýšení dále vyžaduje zvětšení počtu potřebných součástí v zapojení a s tím i související další počet potřebných součástek pro zpětný časový demultiplex na univerzální sběrnici. Tyto nevýhody se kromě uvedeného zejména projevují u jednopouzdrových mikropočítačů, kde je kritický nedostatek vstupních a výstupních linek. K tomu ještě běžné způsoby vytváření dostatečně široké adresní sběrnice buá spotřebovávají obecně využitelné vstupní a výstupní linky nebo omezují instrukční soubor mikropočítače. Proto jsou taková zapojení zbytečně složitá, výrobně náročná a ekonomicky nákladná, projevující se sníženou funkční spolehlivostí, zvýšenými teplotami při jejich provozu a zvýšeným odběrem elektrické energie.First of all, there is a high need for address lines, which results in an increase in the number of microprocessor housing terminals or an increase in the number of time data multiplexers and address on the universal address-data bus. Such an increase further requires an increase in the number of components needed in the wiring and the associated additional number of components required for the time demultiplex on the universal bus. In addition, these disadvantages are particularly evident in single-shell microcomputers, where the lack of input and output lines is critical. In addition, conventional methods for making a sufficiently wide address bus either consume generic input and output lines or limit the instruction set of the microcomputer. Therefore, such wiring is unnecessarily complex, expensive to manufacture, and economically costly, with reduced functional reliability, increased operating temperatures and increased power consumption.

Tyto nedostatky v podstatě odstraňuje zapojení adresní sběrnice mikropočítačového systému podle tohoto vynálezu, jehož podstata spočívá v tom, že k řídicí sběrnici je nastavovacím vstupem a počítacím nebo odečítacím vstupem připojen generátor adresy, který je adresní sběrnicí připojen k pamětovému modulu generátoru znaků. K řídicí sběrnici je skupinou řídicích vstupů připojen generátor adresy, který je dále svou skupinou vstupů připojen k datové sběrnici.These drawbacks are substantially eliminated by the address bus of the microcomputer system of the present invention, characterized in that an address generator is connected to the control bus via the setting input and the counting or reading input, which is connected to the character generator memory module by the address bus. An address generator is connected to the control bus by a plurality of control inputs, which is further connected to the data bus by its input group.

Výhoda tohoto zapojení především spočívá v podstatném snížení nároků na výstupní linky systému, kterým by se při běžném řešení musela vytvářet část nebo celá adresní sběrnice.The advantage of this connection is, in particular, that the demands on the output lines of the system, which would have to be formed in part or all of the address bus in a conventional solution, are substantially reduced.

Tím se zjednoduší adresní dekodér, poněvadž obvody generátoru znaků s ním nijak nesouvisí.This simplifies the address decoder since the character generator circuitry is unrelated to it.

Tato skutečnost se projeví zejména připojí-li se k adresnímu dekodéru paměti, které nemají stejnou pamětovou kapacitu. Poskytuje se ještě možnost většího využití adresniho prostoru pro účely programu nebo dat. V adresním prostoru je totiž uvolněna ta část pamětové kapacity, kterou by normálně zabírala permanentní pamět. Uspořádání podle tohoto zapojení dále přináší úsporu v počtu použitých jednočipových mikropočítačů, nebot pamětový blok s mnohem vyšší kapacitou lze propojit k jedinému mikropočítači.This is especially true when connected to an address decoder of memory that does not have the same memory capacity. There is also the possibility of making greater use of the address space for program or data purposes. In fact, that part of the memory capacity that would normally be occupied by the permanent memory is freed in the address space. Furthermore, the arrangement according to this circuit brings savings in the number of single-chip microcomputers used, since a memory block with a much higher capacity can be connected to a single microcomputer.

Příklad provedeni zapojení adresní sběrnice mikropočítačového systému je znázorněn na přiložených výkresech, kde obr. 1 představuje blokové schéma, obr. 2 uspořádání v pamětovém modulu generátoru znaků a obr. 3 časový diagram.An exemplary embodiment of an address bus of a microcomputer system is shown in the accompanying drawings, in which Fig. 1 is a block diagram, Fig. 2 shows an arrangement in the memory module of the character generator, and Fig. 3 a timing diagram.

K řídicí sběrnici 2 úle obr. 1 propojující mikropočítačový systém 10 s neznázorněným periferním zařízením je připojen nastavovací vstup 21 generátoru adresy 20 pro nulovací signál Sl, přičítací nebo odečítací vstup 22 generátoru adresy 20 pro krokovací signál S2 a skupina řídicích vstupů 23 generátoru adresy 20 pro řídicí signál S3 K datové sběrnici 2 propojující mikropočítačový systém 10 s neznázorněným periferním zařízením je připójena skupina paralelních vstupů 24 ke generátoru adresy 20.· Generátor adresy 20 je adresovou sběrnicí 2 připojen na vstupy pamětového modulu 30 generátoru znaků, který je dále skupinou vstupů a výstupů 31 propojen s datovou sběrnicí 2· Vstup 32 pamětového modulu 30 generátoru znaků je připojen k řídicí sběrnici _1·To the control bus 2 of FIG. 1 connecting the microcomputer system 10 to a peripheral device (not shown) is connected to the address input 21 of the address generator 20 for the reset signal S1, the increment or subtraction input 22 of the address generator 20 for the stepping signal S2. control signal S3 To the data bus 2 connecting the microcomputer system 10 to a peripheral device (not shown), a group of parallel inputs 24 is connected to the address generator 20. The address generator 20 is connected to the inputs of the character generator memory module 30. 31 interconnected with data bus 2 · Input 32 of memory module 30 of character generator is connected to control bus _1 ·

Segment programu, který je vestavěn do rozšiřovaného mikropočítačového systému 10 úzce souvisí s obvodovým řešením generátoru adresy 20. Podstatné ovládací signály generátoru adresy 20, to je nulovací signál Sl, krokovací signál S2, ^a řídicí signál S3 jsou ovládány právě tímto segmentem programu. Přitom program pracuje ve shodě s funkčními vlastnostmi použitých integrovaných obvodů, ze kterých je generátor adresy 20 sestaven.The program segment embedded in the enhanced microcomputer system 10 is closely related to the address generator 20 circuitry. The essential address generator 20 control signals, i.e. the reset signal S1, the step signal S2, ^{and the} control signal S3 are controlled by this program segment. In doing so, the program operates in accordance with the functional properties of the integrated circuits used to form the address generator 20.

A to - jednorázovým výsíláním nulovacího signálu Sl, který vnutí generátoru adresy počáteční stav,And that - by sending a reset signal S1 once, which forces the address generator to the initial state,

- opakovaným nepřerušovaným vysíláním krokovacího signálu S2, který nastaví žádanou výchozí adresu v pamětovém modulu 30 generátoru znaků,- by repeatedly sending a jog signal S2 that sets the desired default address in the memory module 30 of the character generator,

- opakovaným přerušovaným vysíláním krokovacího signálu S2, který postupně nastavuje jednotlivé adresy v pamětovém modulu 30 generátoru znaků.- repeated intermittent transmission of the jog signal S2, which sequentially sets each address in the memory module 30 of the character generator.

Generátor adresy 20 může mimo uvedeného pracovat ještě v dalším režimu, který umožňuje podstatné zkrácení času potřebného na provedení činnosti při opakovaném nepřerušovaném vysílání krokovacího signálu S2. V tomto případě se vysílají další, a to řídicí signály S3 přiváděné skupinou vstupů 23 do generátoru adresy 20.· Za tohoto stavu je funkce programu následující:In addition to this, address generator 20 may operate in a further mode that allows a significant reduction in the time required to perform the operation of repeatedly sending the jog signal S2. In this case, additional control signals S3 are sent via the group of inputs 23 to address generator 20. In this state, the function of the program is as follows:

- jednorázovým vysíláním nulovacího signálu SJL se vnutí generátoru adresy 20 počáteční stav.- by sending a reset signal SJL once, the address generator 20 imposes an initial state.

- nato se jednorázově vyšle celá nebo částečná výchozí adresa do generátoru adresy- the whole or partial default address is then sent to the address generator at once

20,20,

- a opakovaným přerušovaným vysíláním krokovacího signálu S2 se provede postupné nastavení jednotlivých adres v pamětovém modulu 30 generátoru znaků.and by repeated intermittent transmission of the jog signal S2, the individual addresses in the memory module 30 of the character generator are sequentially set.

V některých případech je výhodné kombinovat obě možnosti, to je postavit ovládací segment programu tak, aby adaptivně podle vzájemného rozdílu staré a nové adresy se rozhodovalo o způsobu ovládání, čímž nastavení nové adresy v pamětovém modulu 30 generátoru znaků potřebuje minimální možný čas.In some cases, it is advantageous to combine both options, that is to construct the program control segment so that adaptively to the difference between the old and the new address, the control method is decided, so setting the new address in the character generator memory module 30 requires the minimum possible time.

Použití dalších řídicích signálů S3 nemá negativní důsledky na rozšiřovaný mikropočítačový systém JU), jestliže se mezi jeho výstup a připojenou skupinu řídicích vstupů 23 na řídící sběrnici 2 umístí rieznázorněný záchytný registr. Po přepisu do tohoto registru může být výstup z mikropočítačového systému 10 využit k jinému účelu a nebude trvale blokován generátor adresy 20 . V některých obvodech se využije pamětového modulu 30 generátoru znaků, v němž je tento záchytný registr vestavěn.The use of additional control signals S3 does not have a negative effect on the enhanced microcomputer system 11 if a captured register is shown between its output and the associated group of control inputs 23 on the control bus 2. After being written to this register, the output from the microcomputer system 10 can be used for another purpose and the address generator 20 will not be permanently blocked. In some circuits, a character generator memory module 30 is utilized in which the trap register is embedded.

Z připojeného diagramu - viz obr. 3, představující nej jednodušší případ řešení generátoru adrey 20 s jednosměrným přičítacím čítačem, je zřejmé potřebné pořadí vysílání nulovacích signálů Sl a krokovacích signálů S2 ovládané ze segmentu programu mikropočítačového systému 10 Předpokládá se umístěni mozaiky délky M tištěného znaku počínaje začátkem adresy N v pamětovém modulu 30 generátoru znaků, jak je znázorněno na obr. 2.From the attached diagram - see Fig. 3, representing the simplest case of the adrey 20 generator with a unidirectional addition counter, the necessary order of transmission of the reset signals S1 and the jog signals S2 controlled from the microcomputer system program segment 10 is assumed. beginning of the N address in the character generator memory module 30 as shown in FIG. 2.

V čase t_Q je vyslán nulovací signál Sl a tím je nastavena na adresové sběrnici 2 adresa 0000. V čase t^ je opakovaně vyslán krokovací signál S2 a tim je na adresní sběrnici 2 nastavena adresa N, to je první sloupec mozaiky tištěného znaku, například písmene L. Po vytištění v čase t₂ je postupným jednorázovým vysíláním krokovacího signálu S2 adresován a vytištěn vždy další sloupec mozaiky. Toto krokování uvnitř mozaiky je ukončeno v čase t^. Přitom čas tg až t₂ představuje hledání mozaiky v pamětovém modulu 30 generátoru znaků a čas t₂ až tj vlastní tisk znaku. Při tisku dalšího znaku se tato činnost opakuje.At time t, _Q is sent to the reset signal S₁, and thus is set to the address bus 2 address 0000. At time t ^ is retransmitted stepping signal S2 and thus on the address bus 2 address set to N, the first column of the mosaic printed character, e.g. After printing at time t ₂ , the next mosaic column is addressed and printed by successive one-time transmission of the jog signal S2. This stepping within the mosaic is completed at time t ^. In this case, the time tg to t ₂ represents the mosaic search in the memory module 30 of the character generator and the time t ₂ to ie the actual printing of the character. This operation is repeated when the next character is printed.

Při vhodnějším řešení generátoru adresy 20 je možné podstatně zkrátit časový úsek t^ až t₂ při hledání mozaiky dalšího znaku.With a more suitable address generator 20 solution, it is possible to substantially shorten the time period t 1 to t ₂ when searching for the mosaic of the next feature.

Vynálezu lze využít v mikropočítačových systémech, které obsahují mimo jiné vyhledávání funkčních hodnot v tabulkách k zadanému argumentu, například použitelných u tiskacích zařízeni s maticovým způsobem tisku.The invention can be used in microcomputer systems which include, inter alia, searching for function values in tables for a given argument, for example applicable to printing devices having a matrix printing method.

Claims

OBJECT OF THE INVENTION

An address bus of a microcomputer system with a memory module connected to a data and control bus connecting the microcomputer system to a peripheral device, characterized in that an address generator is connected to the control bus (1) via the setting input (21) and the addition or subtraction input (22). (20), which is connected to the character generator memory module (30) by the address bus (3).

Connection according to claim 1, characterized in that an address generator (20) is connected to the control bus (1) by a plurality of control inputs (23), which is further connected to the data bus (2) by its input group (24).