CS263733B1

CS263733B1 - Connection for testing of input circuits of security switchboards

Info

Publication number: CS263733B1
Application number: CS877840A
Authority: CS
Inventors: Milan Ing Stanislav; Zdenek Ing Matusu
Original assignee: Stanislav Milan; Matusu Zdenek
Priority date: 1987-11-02
Filing date: 1987-11-02
Publication date: 1989-04-14
Also published as: CS784087A1

Abstract

Zapojení pro testování vstupních obvodů zabezpečovacích ústředen umožňuje periodicky bez vlivu obsluhy v mikroprocesorech řízených ústřednách testovat stav vstupních obvodů na funkci, tj. průchodnost vyhodnocované změny do řídicího mikroprocesoru, a to současně u všech vstupních obvodů ústředny. Současně zapojení řeší odolnost systému proti změnám napájecího napětí a rušení. Účinku je dosaženo obvodovým uspořádáním řízených zdrojů referenčních napětí a souhlasem časových konstant integračních členů v referenčních a vstupních obvodech.The connection for testing the input circuits of security control panels allows to periodically test the state of the input circuits for function, i.e. the throughput of the evaluated change to the control microprocessor, without the influence of the operator in the microprocessor-controlled control panels, simultaneously for all input circuits of the control panel. At the same time, the connection solves the system's resistance to changes in the supply voltage and interference. The effect is achieved by the circuit arrangement of the controlled reference voltage sources and the agreement of the time constants of the integrators in the reference and input circuits.

Description

Vynález řeší zapojení zapojení pra testování vstupních abvadů zabezpečovacích ústředen, které umožňuje jednoduše v ústřednách řízených mikrapnacesary periodicky zkoušet správnast funkce vstupních abvadů a průchodnost vyhadnacavanéha signálu da ústředny k dalšímu zpracování, a ta při vysaké přesaasti měření vstupní veličiny i při změnách napájecfha napětí abvadů, bez závislasti na činnasti absluhy,The invention solves the connection of wiring for testing the input abvads of the control panels, which makes it easy to periodically test the administrators of the input abvad function and the throughput of the selected signal and data logger for further processing. Dependent on the work of the Absolute,

Dapasud známé metady zjišťování funkčníha stavu vstupních abvadů vyžadují buá aktivní stav všech připadených abvadů, kdy je kantralavána přerušení praudavých akruhů, caž má nevýhaiu ve vysaké spatřebě, nebe jsou vstupní abvady testavány individuálně, caž značně zvyšuje pačet saučástek v obvodech a snižuje spa· lehlivast, nebe je přesnast měření závislá na změnách napájecív ha napětí abvadů, neba je njištsvání funkčníha stavu vázána na ruční obsluhu.The known methods of detecting the functional state of the input abvads require either active state of all the assigned abvads, where the interruption of the aforesaid circles is cantralavian, which has a disadvantage in high demand, since the input abvads are individually tested. heavens are relocations dependent on changes in power supply and voltage of abvads, or heaviness is determined by manual operation.

Výše uvedené nedastatky odstraňuje zapájení pra testavání vstupních abvadů zabezpečovacích ústředen padle vynálezu, kde zdraj napájecího napětí je připojen jednak paralelně k děliči napětí sleženému ze sériově spojeného prvního rezistaru,druhého rezistaru a třetího rezisteru, přičemž k prvnímu rezisteru je přes první řízený spínač paralelně připojen čtvrtý rezistar a k třetímu rezisteru je přes druhý řízený spínač paralelně připojen pátý rezistar, jednak ke společné svorce, přitom společný bad prvního a-druhého rezistaru je prvním oddělovacím rezist arem spájen jednak s prvním integračním kondenzátarem, jehož druhý vývod je spájen se spalečnau svorkou, jednak s prvním převodníkem impedance, jehož výstup je spojen s nejméně jedním prvním referenčním vstupem vstupního ksmparátsru, dále společný bad druhého a třetího rezisteru je druhým oddělovacím rezístarem spojen jednak s druhým integračním kondenzát arem,The aforementioned shortcomings eliminate the wiring for testing the input abvads of the control panels of the present invention, where the power supply voltage is connected in parallel to a voltage divider downstream of the series-connected first resistor, second resistor and third resistor. resistor and a third resistor is connected via a second controlled switch in parallel to the fifth resistor, on the one hand to the common terminal, while the common bad of the first and second resistors is soldered by the first separating resistor to the first integration condenser. the first impedance converter, the output of which is connected to at least one first reference input of the input sampler, and the second and third resistor common bad is connected to the second in condensation condensation arem,

-z263 733 jehož druhý vývod je spojen se společnou svorkou, jednak a druhým převodníkem impedance, jehož výstup je spojen s nejméně jedním druhým referenčním vstupem vstupníh· komparátoru, který má měřící vstup spojen přes vstupní oddělovací rezistor se vstupní sverkeu a přes vstupní integrační kondenzátor se spelečneu svorkeu a výstup má spojen s výstupní svorkou.-263 733 having a second terminal coupled to a common terminal and a second impedance converter, the output of which is coupled to at least one second input comparator reference input having a measuring input coupled via an input isolation resistor to the input terminal and via an input integrating capacitor. spelečneu storkeu and the output is connected to the output terminal.

Zapojení pro testování vstupních obvodů zabezpečovacích ústředen podle vynálezu umožňuje provádět periodické testování všech vstupních komparátorů ústředny najednou, a to a výrazným omezením vlivu změn napájecího napětí na přesnost měření, nezávisle na obsluze ústředen.The circuit testing circuit of the control panels according to the invention makes it possible to perform periodic testing of all control panel input comparators at the same time by significantly reducing the effect of changes in the supply voltage on the measurement accuracy, independently of the control panel operators.

Na připojeném výkresu je znázorněno blokové schéma zapojení pro testování vstupních obvoáů zabezpečovacích ústředen.The attached drawing shows a block diagram for testing input circuits of alarm control panels.

Ke zdroji napájecího napětí 8 je paralelně připojen dělič napětí tvořený sériovou kombinací prvního rezistoru 2» druhého rezistoru 2 a třetího rezistoru 2» přičemž k prvnímu rezistoru 1 je přes první řízený spínač např, eptron spínaný výstupem mikroprocesoru, paralelně připojen čtvrtý rezistor £, a k třetímu rezistoru 2 5® P**®⁰ druhý řízený spínač 2. paralelně připojen pátý resistor £ a společný bod zdroje napájecího napětí 8 a třetího resistoru je spojen se společnou svorkou 20. Společný bod prvního rezistoru 1_ a druhého rezistoru 2 je prvním oddělovacím rezistorem 9 spojen jednak s prvním integračním kondenzátorem 12 ““i jehož druhý vývod je spojen se společnou svorkou 20 a jednak se vstupem prvního převodníku impedance 12.» tvořeným např. operačním zesilovačem se zesílením 1, jehož výstup je spojen s prvním referenčním vstupem 151 nejméně jednoho vstupního komparátoru 15 sleženého např. z dvojice operačních zesilovačů. Společný b©d druhého rezistoru 2 a třetího rezistoru 2, je druhým oddělovacím rezistorem 10 spojen jednak s druhým integračním kondenzátorem 1,1. jehož druhý vývod je spojen se společnou svorkou 20 a jednak se vstupem druhého převodníku impedance 14. tvořeným např. operačním zesilovačem se zesílením 1, jehož výstup je spojen s druhým referenčním vstupem 152 nejméně jednoho vstupního komparátoru 15, který má měřicí vstup 153 spojen vstupním oddělovacím rezistorem 16 se vstupní svorkou 18 a vstupním integračním kondenzátorem 17 se společnou svorkou 20. přičemž výstup 154 vstupního komparátoru 15 je spojen s výstupní svorkou 19.A voltage divider consisting of a series combination of the first resistor 2, the second resistor 2 and the third resistor 2 is connected in parallel to the power supply 8, and a fourth resistor 6 is connected in parallel to the first resistor 1 via a first controlled switch e.g. resistor 2 5 ® P ** ® ⁰ second controlled switch 2 parallel connected the fifth resistor 6 and the common point of the power supply 8 and the third resistor is connected to the common terminal 20. The common point of the first resistor 7 and the second resistor 2 is the first decoupling resistor 9 connected to the first 12 “” integrating capacitor, the second terminal of which is connected to the common terminal 20, and the input of the first impedance converter 12. », eg an op-amp amplifier 1, whose output is connected to the first reference input 151 of at least one input comparator 15 ladies eg from a pair of operational amplifiers. Common to the second resistor 2 and the third resistor 2, the second decoupling resistor 10 is connected to the second integration capacitor 1.1. the second terminal of which is connected to the common terminal 20 and second to the input of the second impedance converter 14, e.g. an op-amp amplifier 1, the output of which is connected to the second reference input 152 of the at least one input comparator 15. a resistor 16 with an input terminal 18 and an input integration capacitor 17 with a common terminal 20. wherein the output 154 of the input comparator 15 is coupled to the output terminal 19.

V klidovém stavu vytváří dělič složený z rezistorů 2, 2, 2» připojený paralelně ke zdroji napájecího napětí 8, referenční naIn the idle state it creates a divider consisting of resistors 2, 2, 2 »connected in parallel to the power supply 8, the

263 755263 755

-3-pěti, která jsou vedena přes integrační členy sležené a edděleva· cích rezistorů j), 10 a integračních kondensátorů .1.1.,/2 na převed niky impedance 13«14. které omezují vliv rušivých signálů na vytvářená referenční napětí. Všechna napětí v obvodu jsou vztažena ke společné sverce obvodu 20. Řízené spínače 6 a 2 spojené do série s rezistery £ a £ a připojené paralelně k rezisterům děliče / a 2. jseu rozepnuty. Výstupy převodníků impedance 13 a 14 jseu připojeny na referenční vstupy 151 a 152 vstupních kemparáterů 15. takže na těchto vstupech i napětí určené velikostí napětí dřoje napájecího napětí 8 a hodnotami režie torů /,2 a /. Na měřící vstupy 153 vstupních kemparáterů 15 jsou přes integrační členy složené z vstupních oddělovacích rezistorů 16 a vstupních integračních kondenzátorů 17 přivedena ze vstupních svorek 18 měřená napětí s hodnotou ležící mezi hodnotami napětí na referenčních vstupech 151.152 vstupních kemparáterů 15. přfčemž tato napětí jsou závislá na stavu k ústředně připojených zabezpečovacích čidel. Integrační člen sležený ze vstupního oddělovacího rezisttru 16 a integračního kondenzátoru 17 je nezbytný pre potlačení rušivých napětí superponovaných na napětí měřená. Tím však při kolísání napětí napájecího zdroje £3 dochází k dynamickým odchylkám a měřená napětí na měřicích vstupech 153 vstupních kemparáterů 15 nestačí tyto změny sledovat a mohou překročit meze určené napětími na referenčních vstupech 151.152 vstupních kemparáterů 15*· což by způsobilo chybnou funkci. Tomu zabraňují integrační členy sležené z oddělovacích rezistorů 9,10 a integračních kondenzátorů 11,12. Je-li zvolena jejich časová konstanta shodně a časovou konstantou integračního členu složeného ze vstupního oddělovacího rezistorů 16 a integračního kondenzátoru 17. s přihlédnutím k vnějším impedancím připojeným ke vstupní svorce 18. je vliv změn napájecího napětí potlačen. Testování funkce vstupních obvodů ústředny provede mikroprocesor ústředny v programově určených okamžicích postupným spínáním a rozpínáním řízených spínačů 6 a 2, čímž změní velikost napětí na referenčních vstupech 151 a 152 vstupních kemparáterů 15 tak, aby tato napětí přešla přes hodnotu napětí na jejich měřících vstupech 153. Tím jsou najednou aktivovány všechny připojené vstupní komparátory 15 a na jejich výstupech 154 a s nimi spojených výstupních svorkách 19 se objeví signál, který řídící mikroprocesor ústředny vyhodnotí.-3-five, which are routed through the integrating members of the lowered and separating resistors j), 10 and the integrating capacitors .1.1. / 2 to the impedance transducer 13 13 14. which limit the influence of interfering signals on the generated reference voltages. All the voltages in the circuit are related to the common terminal of circuit 20. The controlled switches 6 and 2 connected in series with resistors 8 and 8 and connected in parallel to the resistors of divider 1 and 2 are open. The outputs of the impedance transducers 13 and 14 are connected to the reference inputs 151 and 152 of the input campers 15, so that at these inputs also the voltage determined by the magnitude of the voltage of the supply voltage 8 and the overhead values of the tors /, 2 and /. Measured voltages with a value lying between the voltages on the reference inputs 151.152 of the input campers 15 are fed from the input terminals 18 to the measurement inputs 153 of the input campers 15 via integrating members consisting of the input isolating resistors 16 and the input integration capacitors 17, security sensors connected to the control panel. An integrator descending from the input decoupling resistor 16 and the integrating capacitor 17 is necessary to suppress interference voltages superimposed on the voltages measured. This, however, causes fluctuations in voltage fluctuations of the power supply unit 3, and the measured voltages at the measuring inputs 153 of the input campers 15 are not sufficient to monitor these changes and may exceed the voltage limits at the reference inputs 151.152 of the input campers 15. This is prevented by integrating elements discounted from separating resistors 9.10 and integrating capacitors 11.12. If their time constant is selected identically and the time constant of the integrating element consisting of the input decoupling resistors 16 and the integrating capacitor 17, taking into account the external impedances connected to the input terminal 18, the effect of changes in the supply voltage is suppressed. Functional testing of the control panel input circuits will be performed by the control panel microprocessor at programmed times by sequentially switching on and off controlled switches 6 and 2, changing the voltage level at the reference inputs 151 and 152 of the input campers 15 so that these voltages exceed the voltage value at their measurement inputs 153. In this way, all connected input comparators 15 are activated at once, and a signal appears on their outputs 154 and the associated output terminals 19, which the control microprocessor evaluates.

V případě poruohy vstupního obvody popř. navazujících periferních obvodů, mikroprocesoru se tento signál neobjeví a je vyvolánaIn case of failure of the input circuits or. downstream peripherals, microprocessor, this signal does not appear and is triggered

263 733 příslušná signalizace závady.263 733 corresponding fault indication.

Vynález lze prakticky využít v systémech, zabezpečovací a požární signalizace.The invention can be practically used in security and fire alarm systems.

Claims

A circuit for testing input circuits of control panels, characterized in that the power supply (8) is connected in parallel to a voltage divider consisting of a series-connected first resistor (1), second resistor (2) & third resistor (3), the fourth resistor (4) is connected in parallel via the first controlled switch (6) and the fifth resistor (5) is connected in parallel via the second controlled switch (7) to the third resistor (3) » the common point of the first and second resistors (1 and 2) is connected by the first decoupling resistor (9) to the first integrating capacitor (12), the second of which is connected to the common terminal (20) and to the first impedance converter (13) the output is coupled to at least one first reference input (151) of the input comparator (15), and further a common point of the second and third resistors (2 'and .3) is d connected to a second integration capacitor (11), the second terminal of which is connected to a common terminal (20), and second impedance converter (14), the output of which is connected to at least one second reference input (152) an input comparator (15) having a measuring input (153) connected via an input isolation resistor (16) to an input terminal (18) and via an input integration capacitor (17) to a common terminal (20) and the output (154) connected to an output clamp (19).