CS263812B1

CS263812B1 - Connected for power control by the number of appliances

Info

Publication number: CS263812B1
Application number: CS873981A
Authority: CS
Inventors: Jaroslav Ruzha
Original assignee: Jaroslav Ruzha
Priority date: 1987-06-01
Filing date: 1987-06-01
Publication date: 1989-05-12
Also published as: CS398187A1

Abstract

Řešení se týká zapojení pro regulaci výkonu počtem spotřebičů, které obsahuje zdroj hodinových impulsů, dva dekodéry, dva čítače impulsů, nejméně tři Invertory a nejméně dvě vstupní ihraďla a dva součtové členy. Zdroj hodinových impulsů je spojen s prvním čítačem Impulsů, který je čtyřmi výstupy spojen se čtyřmi vstupy prvního dekodéru, spojeného s invertory napojenými na vstupní hradla, která jsou spojena se součtovými členy. Součtové členy jsou napojeny na druhý čítač impulsů spojený s druhým dekodérem, napojeným na přepínač volby režimu, který je přes zesilovač spojen s pracovním kontaktem výstupního relé.The present invention relates to a circuit for controlling power by a number of appliances comprising a clock pulse source, two decoders, two pulse counters, at least three Inverters, and at least two input pins and two sum members. The clock pulse source is coupled to the first pulse counter, which is connected to the four inputs of the first decoder, connected to the inverters connected to the input members by four outputs. The summation members are connected to a second pulse counter connected to a second decoder connected to a mode selection switch which is connected to the output relay working contact via an amplifier.

Description

Vynález se týká zapojení pro regulaci výkonu počtem spotřebičů, obsahujícího zdroj hodinových impulsů, dva čítače impulsů, dva dekodéry a nejméně tři invertory, dvě vstupní hradla a součtové členy.The invention relates to a number-wise power control circuitry comprising a clock pulse source, two pulse counters, two decoders and at least three inverters, two input gates and summation elements.

V praxi jsou při zajišťování potřebného množství stlačeného vzduchu pro důlní provozy kompresory napojeny na transformátory, jejichž počet je dán celkovým počtem kompresorů. Během dne se spotřeba stlačeného vzduchu mění, což ovlivňuje počet pracujících kompresorů. Při provozu jsou všechny transformátory zapnuty bez ohledu na to, kolik kompresorů je v daném okamžiku v chodu, což vede ke zbytečným ztrátám elektrické energie.In practice, the compressors are connected to transformers whose number is determined by the total number of compressors in order to provide the required amount of compressed air for mining operations. During the day, the consumption of compressed air varies, which affects the number of compressors working. In operation, all transformers are turned on no matter how many compressors are running at any given time, resulting in unnecessary power losses.

Uvedené nedostatky odstraňuje zapojení pro regulaci výkonu počtem spotřebičů podle vynálezu, které obsahuje zdroj hodinových impulsů, dva čítače impulsů, dva dekodéry a nejméně tři invertory, dvě vstupní hradla a součtové členy. Podstata vynálezu spočívá v tom, že zdroj hodinových impulsů je výstupem spojen se vstupem prvního čítače impulsů, jehož první výstup je spojen s prvním vstupem prvního dekodéru. Druhý vstup prvního dekodéru je spojen s druhým výstupem prvního čítače impulsů, jehož třetí výstup je spojen se třetím vstupem prvního dekodéru. Čtvrtý výstup prvního čítače impulsů je spojen se čtvrtým vstupem prvního dekodéru, jehož první až n-tý, výstup je spojen se vstupem odpovídajícího prvního až n-tého invertoru. Nulovací výstup prvního dekodéru je spojen se vstupem nulovacího invertoru, jehož výstup je spojen s druhým vstupem druhého čítače impulsů. Výstup prvního až n-tého invertoru je spojen s druhým vstupem odpovídajícího prvního až n-tého vstupního hradla, opatřených prvním vstupem. Výstup prvního až n-tého vstupního hradla je spojen s odpovídajícím vstupem prvního až n-tého součtového členu, jejichž výstupy jsou připojeny na první vstup druhého čítače impulsů. První výstup druhého čítače impulsů je napojen na první vstup druhého dekodéru. Druhý výstup druhého čítače impulsů je spojen s druhým vstupem druhého dekodéru, jehož třetí vstup je spojen se třetím výstupem druhého čítače impulsů. Čtvrtý výstup druhého čítače, impulsů je připojen na čtvrtý vstup druhého dekodéru, jehož první až n-tý výstup je připojen na první až n-tý vstup přepínače volby režimu. Výstup přepínače volby režimu je připojen na vstup tranzistorového zesilovače, jehož výstup je spojen se vstupem· výstupního relé připojeného výstupem na pracovní kontakt.These drawbacks are overcome by the number-wise power control circuitry of the invention, which includes a clock pulse source, two pulse counters, two decoders and at least three inverters, two input gates, and summation elements. The principle of the invention is that the clock source is output connected to the input of the first pulse counter, the first output of which is connected to the first input of the first decoder. The second input of the first decoder is connected to the second output of the first pulse counter, the third output of which is connected to the third input of the first decoder. The fourth output of the first pulse counter is coupled to the fourth input of the first decoder, whose first to n-th output is coupled to the input of the corresponding first to n-th inverter. The reset output of the first decoder is coupled to the input of the reset inverter whose output is coupled to the second input of the second pulse counter. The output of the first to n-th inverter is coupled to a second input corresponding to the first to n-th input gate provided with the first input. The output of the first to nth input gate is coupled to the corresponding input of the first to nth summation members, the outputs of which are connected to the first input of the second pulse counter. The first output of the second pulse counter is connected to the first input of the second decoder. The second output of the second pulse counter is connected to the second input of the second decoder, the third input of which is connected to the third output of the second pulse counter. The fourth output of the second pulse counter is connected to the fourth input of the second decoder, the first to n-th output of which is connected to the first to n-th input of the mode selector. The output of the mode selector is connected to the input of the transistor amplifier, the output of which is connected to the input · of the output relay connected to the output contact.

Využitím zapojení podle vynálezu se dociluje automatického vypínání a zapínání transformátorů v závislosti na počtu kompresorů v chodu, což má za následek úspory elektrické energie, která by byla spotřebována provozem nevyužitých transformátorů.By utilizing the circuit according to the invention, automatic switching on and off of the transformers is achieved depending on the number of compressors running, which results in savings in electrical energy that would be consumed by the operation of unused transformers.

Na přiloženém výkresu je uvedeno blokové schéma zapojení pro regulaci výkonu počtem spotřebičů podle vynálezu.The enclosed drawing shows a block diagram for power control by the number of consumers according to the invention.

Zapojení podle vynálezu obsahuje zdroj 1 hodinových impulsů, jímž je v tomto případě běžný multivibrátor se dvěma invertory. Dále obsahuje dva čítače impulsu 2, 7, dva dekodéry 3, 8, nejméně tři invertory 4A1 až 4An a nejméně dvě vstupní hradla 5A1 až 5An a dva součtové členy 6A1 až BAn, které jsou tvořeny diodami. Celkový počet invertorů 4An, vstupních hradel 5An a součtových členů BAn souhlasí s počtem spotřebičů, například kompresorů, které mohou být podle potřeby uváděny do provozu nebo vypínány. Zdroj 1 hodinových impulsů je svým výstupem 1.1 spojen se vstupem 2.1 prvního čítače 2 impulsů, jehož první výstup 2.2 je spojen s prvním vstupem 3.1 prvního dekodéru 3. Druhý vstup 3.2 prvního dekodéru 3 je spojen s druhým výstupem 2.3 prvního čítače 2 impulsů, jehož třetí výstup 2.4 je spojen se třetím vstupem 3.3 prvního dekodéru 3. Čtvrtý výstup 2.5 prvního čítače 2 impulsů je spojen se čtvrtým vstupem 3.4 prvního dekodéru 3, jehož první až n-tý výstup 3A1 až 3An je spojen se vstupem 4.1 odpovídajícího prvního až n-tého invertoru 4A1 až 4An. Nulovací výstup 3A0 prvního dekodéru 3 je spojen se vstupem 4.1 nulovacího invertoru 4A0, jehož výstup 4.2 je spojen s druhým vstupem 7.2 druhého čítače 7 impulsů. Výstup 4.2 prvního až n-tého invertoru 4A1 až 4An je spojen s druhým vstupem 5.2 odpovídajícího prvního až n-tého vstupního hradla 5A1 až 5An, z nichž každé je opatřeno prvním vstupem 5.1 pro přívod vstupních informací. Výstup 5.3 prvního až n-tého vstupního hradla 5A1 až 5An je spojen se vstupem B.l odpovídajícího prvního až n-tého součtového členu 6A1 až BAn. Výstupy 6.2 všech součtových členů 6A1 až 6An jsou připojeny na první vstup 7.1 druhého čítače 7 impulsů, jehož první výstup 7.3 je napojen na první vstup 8.1 druhého dekodéru 8. Druhý výstup 7.4 druhého čítače 7 impulsů je spojen s druhým vstupem 8.2 druhého dekodéru 8, jehož třetí vstup 8.3 je spojen se třetím výstupem 7.5 druhého čítače 7 impulsů. Čtvrtý výstup 7.6 druhého čítače 7 impulsů je připojen na čtvrtý vstup 8.4 druhého dekodéru 8, jehož první až n-tý výstup 8A1 až 8An je vyveden na první až n-tý vstup 9AI až 9An přepínače 9 volby režimu, jehož výstup 9.1 je připojen na vstup 10.1 tranzistorového zesilovače 10. Výstup 10.2 tranzistorového zesilovače 10 je spojen se vstupem 11.1 výstupního relé 11, napojeného výstupem 11.2 na pracovní kontakt.The circuit according to the invention comprises a source of 1 clock pulse, which in this case is a conventional two-inverter multivibrator. It further comprises two pulse counters 2, 7, two decoders 3, 8, at least three inverters 4A1 to 4An and at least two input gates 5A1 to 5An and two summation elements 6A1 to BAn, which are diodes. The total number of inverters 4An, input gates 5An and summation members BAn agrees with the number of consumers, such as compressors, that can be commissioned or switched off as required. The output 1 of the clock pulse 1 is connected to the input 2.1 of the first pulse counter 2, whose first output 2.2 is connected to the first input 3.1 of the first decoder 3. The second input 3.2 of the first decoder 3 is connected to the second output 2.3 of the first pulse counter 2. output 2.4 is coupled to the third input 3.3 of the first decoder 3. The fourth output 2.5 of the first pulse counter 2 is coupled to the fourth input 3.4 of the first decoder 3, whose first to nth outputs 3A1 to 3An are connected to input 4.1 of the corresponding first to nth inverter 4A1 to 4An. The reset output 3A0 of the first decoder 3 is coupled to input 4.1 of the reset inverter 4A0, whose output 4.2 is coupled to the second input 7.2 of the second pulse counter 7. The output 4.2 of the first to n-th inverter 4A1 to 4An is coupled to the second input 5.2 of the corresponding first to n-th input gate 5A1 to 5An, each of which is provided with a first input 5.1 for inputting information. The output 5.3 of the first to n-th gate gates 5A1 to 5An is connected to the input B1 of the corresponding first to n-th summing member 6A1 to BAn. The outputs 6.2 of all the sum elements 6A1 to 6An are connected to the first input 7.1 of the second pulse counter 7, whose first output 7.3 is connected to the first input 8.1 of the second decoder 8. The second output 7.4 of the second pulse counter 7 is connected to the second input 8.2 of the second decoder 8. whose third input 8.3 is connected to the third output 7.5 of the second pulse counter 7. The fourth output 7.6 of the second pulse counter 7 is connected to the fourth input 8.4 of the second decoder 8, whose first to nth outputs 8A1 to 8An are output to the first to nth inputs 9AI to 9An of the mode selector 9, whose output 9.1 is connected to the input 10.1 of the transistor amplifier 10. The output 10.2 of the transistor amplifier 10 is coupled to the input 11.1 of the output relay 11, connected to the output contact 11.2.

Z výstupu 1.1 zdroje 1 hodinových impulsů jsou impulsy vedeny na vstup 2.1 prvního desítkového čítače 2 impulsů, zapojeného v kruhovém režimu. Z prvního čítače 2 impulsů je signál veden na vstupy 3.1, 3.2, 3.3 a 3.4 prvního dekodéru 3 a je převeden na kód 1 z deseti. Z prvního dekodéru 3 jeFrom output 1.1 of the clock source 1, the pulses are applied to input 2.1 of the first decimal pulse counter 2 connected in the ring mode. From the first pulse counter 2, the signal is routed to inputs 3.1, 3.2, 3.3 and 3.4 of the first decoder 3 and converted to code 1 out of ten. From the first decoder 3 is

6 3 signál veden do prvního až n-tého invertoru 4A1 až 4An a odtud je informace o započtení celkového počtu spotřebičů převáděna jako log 1 do vstupů 5.1 prvního až n-tého vstupního hradla 5A1 až 5An. Z výstupů 5.2 prvního až n-tého vstupního hradla 5A1 až 5An je signál veden na vstupy 6.1 prvního až n-tého součtového členu 6A1 až 6An, v němž se vyhodnotí počet zapnutých spotřebičů a tento údaj se vede z výstupů 6.2 na první vstup 7.1 druhého čítače 7 impulsů. Na druhý vstup 7.2 druhého čítače 7 impulsů jsou přiváděny nulovací impulsy z nulo1 2 vacího invertoru 4A0. Druhý čítač 7 impulsů je nulován každý cyklus prvního čítače 2 impulsů. Z druhého čítače 7 impulsů je signál veden na první až n-tý vstup 9A1 až 9An přepínače 9 volby režimu, na němž je nastaven počet spotřebičů, které mají být v chodu. Při dosažení zvoleného počtu spotřebičů dochází k vypnutí či zapnutí napájecích transformátorů přes pracovní kontakty výstupního relé 11, k němuž je vypínací nebo zapínací impuls přiváděn z přepínače 9 volby režimu přes zesilovač 10.The signal is fed to the first to the nth inverter 4A1 to 4An and from there the information about the total number of consumers is transferred as log 1 to the inputs 5.1 of the first to the nth input gate 5A1 to 5An. From the outputs 5.2 of the first to nth input gate 5A1 to 5An, the signal is routed to the inputs 6.1 of the first to nth summation element 6A1 to 6An, where the number of switched consumers is evaluated and this data is output from outputs 6.2 to the first input 7.1 of the second 7 pulse counters. The second input 7.2 of the second pulse counter 7 is supplied with zero pulses from the inverter 4A0. The second pulse counter 7 is reset every cycle of the first pulse counter 2. From the second pulse counter 7, the signal is routed to the first through nth input 9A1 to 9An of the mode selector 9, at which the number of consumers to be operated is set. When the selected number of consumers is reached, the supply transformers are switched on or off via the working contacts of the output relay 11, to which the tripping or closing pulse is supplied from the mode selection switch 9 via the amplifier 10.

Claims

A number of consumer power control circuitry comprising a clock pulse, two pulse counters, two decoders, at least three inverters and at least two input gates and two summation elements, characterized in that the clock pulse source (1) is connected to its output (1.1) with the input (2.1) of the first pulse counter (2), the first output (2.2) of which is connected to the first input (3.1) of the first decoder (3), the second input (3.2) of which is connected to the second output (2.3) of the first counter (2) pulse whose third output (2.4) is connected to the third input (3.3) of the first decoder (3) and whose fourth output (2.5) is connected to the fourth input (3.4) of the first decoder (3), the first to nth output ( 3A1 to 3An) is connected to the input (4.1) of the corresponding first to nth inverter (4A1 to 4An) and the reset output (3A0) of the first decoder (3) is connected to the input (4.1) of the reset invertort (4A0), 4.2) is connected to the second input upstream (7.2) of the second pulse counter (7), the output (4.2) of the first to nth inverter (4A1 to 4An) being coupled to the second input pem (5.2) corresponding to the first to nth input gate (5A1 to 5An), provided with a first input (5.1), wherein the output (5.3) of the first to nth gate (5A1 to 5Anj) is connected to the input (6.1) of the corresponding first to nth summation members (6A1 to 6Anj, whose outputs (6.2) are connected a first input (7.1) of a second pulse counter (7), the first output (7.3) of which is connected to the first input (8.1) of the second decoder (8), and whose second output (7.4) of which is connected to the second input (8.2) of the second decoder (8), whose third input (8.3) is connected to the third output (7.5) of the second pulse counter (7), the fourth output (7.6) of which is connected to the fourth input (8.4) of the second decoder (8), the first to n- the th output (8A1 to 8Anj is coupled to the corresponding first through nth input) m (9A1 to 9An) of the mode selector (9) whose output (9.1) is connected to the input (10.1) of the amplifier (10), the output of which (10.2) is connected to the input (11.1) of the output relay (11) 11.2) his work contact.