CS264729B1 - Zapojenie pre prepojenie obvodov CMOS so zariadeniami so zápornými logickými úrovniami - Google Patents

Abstract

Zapojenie, určené k danému účelu, pozostávajúce z obvodu CMOS zapojeného spravidla ako invertor a vstupného prevodníka úrovně. Nevýhodné sú v tom, že neumožňujú převod signálov zo zariadenia pracujúcich len so zápornými logickými úrovniami. Tieto nevýhody sú odstránené zapojením, ktorého podstata spočí­ vá v tom, že převodník úrovně meraného signá­ lu je tvořený aspoň jedným obvodom pozostávajúcim z prvej diody a dvoch rezistorov, z ktorých prvý rezistor je připojený prvým svojím vývodom k jednému z druhých výstupov meraného objektu a druhým svojím vývodom jednak k logickému vstupu obvodu CMOS, jednak ku katóde prvej diody, ktorej anóda je spojená s druhým napájacím vstupom obvodu CMOS spojeným s druhou napájacou zbernicou napájacieho zdroja, jednak k anóde druhej diody, ktorej katoda je spojená s prvým napájacím vstupom obvodu CMOS a s prvou napájacou zbernicou zariadenia s CMOS logikou a jednak cez druhý rezistor ku katóde druhej diody, pričom výstup obvodu CMOS je spojený so vstupom zariadenia s CMOS logikou.

Description

Vynález sa týká zapojenia pre prepojenle obvodov CMOS so zariadenlami so zápornými logickými úrovniami, ktoré pozostáva z meraného objektu a zariadenia s CMOS logikou s napájacím zdrojom, medzi ktorými je zapojený převodník úrovně meraného signálu, a v ktorom prvý výstup meraného objektu je spojený s druhou napájacou zbernicou s CMOS logikou a napájacieho zdroja, ktorého prvá napájacia zbernica je spojená s prvou napájacou zbernicou zariadenia s CMOS logikou.

Doslal známe zapojenie vstupných prevodníkov, určené k prepojeniu obvodov CMOS so zariadeniami so zápornými logickými úrovniami, sú riešené tak, že pozostávajú z obvodu CMOS zapojeného spravidla ako invertor a vstupného prevodníka úrovně. Uvedené zapojenia sa využívájú k prepojeniu operačných zosilňovačov napájaných symetrickým napájacím napátím, napr. í 15 V. Převodník úrovně upravuje ich vstupné signály na logické úrovně, vhodné pre spracovanie invertormi CMOS.

Hlavné nevýhody týchto známých zapojeni spočivajú v tom, že neumožňujú převod signálov zo zariadení pracujúcich len so zápornými logickými úrovniami, neumožňujú priame pripojenie obvodov CMOS k zariadeniam pracujúcim so zápornými logickými úrovniami a hlavně neumožňujú univerzálny převod signálov z týchto zariadení z napStových, kontaktných a rezistorových výstupov.

Uvedené nevýhody sú odstránené zapojením podlá vynálezu, ktorého podstata spočívá v tom, že převodník úrovně meraného signálu je tvořený aspoň jedným obvodom pozostávajúcim z prvej diody a dvoch rezistorov, z ktorých prvý rezistor je připojený svojím prvým vývodom k jednému z druhých výstupov meraného objektu a druhým svojím vývodom jednak k logickému vstupu obvodu CMOS, jednak ku katóde prvej diody, ktorej anoda je spojená s druhým napájacím vstupom obvodu CMOS spojeným s druhou napájacou zbernicou napájacieho zdroja, jednak k anóde druhej diódý, ktorej katoda je spojená s prvým napájacím vstupom obvodu CMOS a s prvou napájacou zbernicou zariadenia s CMOS logikou a jednak cez druhý rezistor ku katóde druhej dičdy, pričom výstup obvodu CMOS je spojený s vstupom zariadenia s CMOS logikou.

Hlavné výhody podlá vynálezu spočivajú v tom, že s použitím minimálneho počtu prvkov umožňuje univerzálny převod vstupných záporných napStových alebo odporových signálov, pričom minimalizácia prvkov prevodníka úrovně je dosiahnutá využitím prvkov ochranného obvodu pre účely úpravy vstupného signálu pre obvod CMOS.

Pripojenie prevodníka úrovně ku každému vstupu viacstupňového obvodu CMOS, ktorý móže byt tvořený hradlami, multiplexorom, prevodnikom kódu, čítačom a pod., umožňuje využívat jeho funkčně vlastnosti pre spracovanie informácií zo zariadenia, ktoré pracuje so signálmi so zápornými logickými úrovniami.

Na pripojenom obr. je schematicky znázorněný příklad zapojenia podlá vynálezu.

Prvý výstup 4 meraného objektu J. je připojený k druhému napájaciemu vstupu 13 obvodu 10 CMOS a k druhej napájacej zbernicl 16 zariadenia 2 s CMOS logikou, ktorá je spojená s druhou napájacou zbernicou 18 napájacieho zdroja 2· Obvod 10 CMOS móže byť tvořený napr. hradlom, multiplexorom, prevodnikom kódu alebo čítačom. K meranému objektu 2 je připojený převodník úrovně meraného signálu, tvořený obvodom pozostávajúcim z prvého rezistoru 8, druhého rezistoru T_ a prvej diody _B.

Prvý vývod prvého rezistoru 6 je spojený jednak s druhým výstupom _5 meraného objektu 2 a jednak cez třetí rezistor 19 s třetím výstupom 20 meraného objektu 2· Druhý vývod prvého Rezistoru 6 je připojený jednak k logickému vstupu 11 obvodu CMOS, jednak ku katóde prvej diody 8, ktorej anoda je spojená s druhým napájacím vstupom 13 obvodu 10 CMOS spojeným s druhou napájacou zbernicou 18 napájacieho zdroja 2 ^a jednak k anóde druhej diody 9, ktorej katoda je spojená s prvým napájacím vstupom 12 obvodu 10 CMOS a s prvou napájacou zbernicou 15 zariadenia 2 a CMOS logikou, ktorá je spojená s prvou napájacou zbernicou 17 napájacieho zdroja

2- Ďalej je druhý vývod prvého rezistorů 6 připojený cez druhý rezistor T_ ku katóde druhej diody 9 a výstup obvodu 10 CMOS je spojený s vstupom 14 zariadenia 2 s CMOS logikou.

Činnost uvedeného zapojenia je popísáná pre najjednoduchší případ pre prepojenie invertora CMOS so zariadením so zápornými logickými úrovniami pozři obr. Hodnoty vstupného záporného signálu a jemu odpovedajúce výstupné úrovně CMOS sú následovně.

Záporný signál o nižšej úrovni ako je nastavená prvým rezistorom j6 a třetím rezistorom 19 polarizuje prvú diodu 2 v priepustnom smere, logický vstup 11 obvodu 10 CMOS je na úrovni L a jeho výstup je na úrovni H. Záporný signál připojený na druhý výstup 5 meraného objektu 2 o vyššej úrovni ako je nastavená prvým rezistorom 6 a třetím rezistorom 19 alebo signál s úrovňou OV pripája k logickému vstupu 11 obvodu 10 CMOS prostredníctvom druhého rezistora 7 úroveň z prvej napájacej zbernice 17 napájacieho zdroja 2· Logický vstup 11 obvodu 10 CMOS je na úrovni H a jeho výstup je na úrovni L. Prvá dioda 2 a druhá dioda 9 tvoria ochranu a zabezpečujú požadované vstupné napStie logického vstupu 11 obvodu 10 CMOS. Pre viacvstupový obvod 10 CMOS je činnost prevodníka úrovně rovnaká. Logické a kombinačně funkcie pre konkrétny obvod 10 CMOS je možné vytvárať podlá funkčnej tabulky pričom úroveň nižšieho záporného signálu označíme L.

Uvedené zapojenie pre prepojenie obvodov CMOS so zariadeniami so zápornými logickými úrovniami sa móže využívat v oblasti telekomunikácií a spojových organizácií pre převod, spracovanie a vytváranie logických funkcil s výstupnou úrovňou CMOS zo vstupných záporných logických úrovní - 60V/0V, - 48V/0V, ktoré sa vyskytujú v elektromechanických ústredniach a v iných odvetviach národného hospodárstva, v ktorých je potřebný převod signálov so zápornými logickými úrovniami s následným spracovaním zariadeniami realizovanými obvodmi CMOS.

Claims (2)

1. Zapojenie pre prepojenie obvodov CMOS so zariadeniami so zápornými logickými úrovniami, ktoré pozostáva z meraného objektu a zariadenia s CMOS logikou s napájacím zdrojom, medzi ktorými je zapojený převodník úrovně meraného signálu, a v ktorom prvý výstup meraného objektu je spojený s druhou napájacou zbernicou zariadenia s CMOS logikou a napájacieho zdroja, ktorého prvá napájacia zbernica je spojená s prvou napájacou zbernicou zariadenia s CMOS logikou, vyznačené tým, že převodník úrovně meraného signálu je tvořený aspoň jedným obvodom pozostá«zajúcim z prvej diody (8) a dvoch rezistorov (6, 7) , z ktorých prvý rezistor (6) je připojený prvým svojim vývodom k jednému z druhých výstupov (5) meraného objektu (1) a druhým svojim vývodom jednak k logickému vstupu (11) obvodu (10) CMOS, jednak ku katóde prvej diody (8), ktorej anoda je spojená s druhým napájacím vstupom (13) obvodu (10) CMOS spojeným s druhou napájacou zbernicou (18) napájacieho zdroja (3), jednak k anóde druhej diody (9), ktorej katoda je spojená s prvým napájacím vstupom (12) obvodu (10) CMOS a s prvou napájacou zbernicou (15) zariadenia (2) s CMOS logikou a jednak cez druhý rezistor (7) ku katóde druhej diody (9), pričom výstup obvodu (10) CMOS je spojený so vstupom (14) zariadenia (2) s CMOS logikou.

2. Zapojenie podlá bodu 1, vyznačené tým, že k prvému vývodu prvého rezistorů (6) je jedným svojim vývodom připojený třetí rezistor (19), ktorého druhý vývod je připojený k tretiemu výstupu (20) meraného objektu (1).