CS266437B1

CS266437B1 - Connection for data transmission in systems with random transmission requirements

Info

Publication number: CS266437B1
Application number: CS882134A
Authority: CS
Inventors: Lubos Ing Jirout
Original assignee: Lubos Ing Jirout
Priority date: 1988-03-30
Filing date: 1988-03-30
Publication date: 1990-01-12
Also published as: CS213488A1

Abstract

V mnoha případech je potřebné zajistit přenos dat s rozdílnou rychlostí přijímaných požadavků a vysílaných dat v systémech, kdy požadavky na přenos přicházejí rychle za sebou po jistou omezenou dobu, a to nepravidelně a zpravidla náhodně. Jedná se především o přenos dat v systémech, kdy požadavky na přenos dat představují funkci náhodných veličin. Požadavky na přenos vznikají zpravidla podstatně rychleji než by odpovídalo přenosové rychlosti přenosového systému. Tento jev se vyskytuje i v systémech, kdy vstupní data v paralelním tvaru musí být pro vysílání převedena do sériového tvaru. V těchto případech se potom musí používat jedna nebo více pamětí S velkou kapacitou. Kapacita táto paměti může být při jistém rozložení náhodných požadavků na přenos, tj. malý počet ojedinělých po žadavků, zbytečně velká a pri, jiném rozložení, napr. při větším počtu rychle za sebou jdoucích náhodných požadavků, nemusí naopak dostačovat. Tato okolnost znamená ve svém důsledku, že může dojit dokonce ke ztrátě zdrojových dat nebo musí být k ní přihlédnuto při návrhu systému, který poskytuje data, což v některých případech není ani možné zajistit. Tyto nevýhody jsou odstraněny zapojením obsahujícím vstupní registr, který je přes pamětový blok připojen k přenosové mu obvodu, přičemž je podstatné, že druhý vstup vstupního registru je spojen se vstupem vstupního čítače a s prvním vstupem řadiče, výstup vstupního čítače je spojen s prvním vstupem multiplexoru, jehog výstup je spojen s druhým vstupem parnětového bloku, první výstup řadiče a přes výstupní čítač spojen s druhým vstupem multiplexoru, druhy výstup řadiče je spojen s třetím vstupem multiplexoru, třetí výstup řadiče je spojen s třetím vstupem pamětového bloku, čtvrtý výstup řadiče je spojen s druhým vstupem přenosového obvodu a druhý vstup řadiče je spojen s druhým výstupem přenosového obvodu.In many cases, it is necessary to ensure data transmission with different speeds of received requests and transmitted data in systems where transmission requests come in rapid succession over a certain limited period of time, irregularly and usually randomly. This is primarily data transmission in systems where data transmission requests represent a function of random variables. Transmission requests usually arise significantly faster than would correspond to the transmission speed of the transmission system. This phenomenon also occurs in systems where input data in parallel form must be converted to serial form for transmission. In these cases, one or more memories with a large capacity must be used. The capacity of this memory may be unnecessarily large for a certain distribution of random transmission requests, i.e. a small number of isolated requests, and may not be sufficient for a different distribution, e.g. a larger number of random requests in rapid succession. This circumstance means that it can even lead to a loss of source data or it must be taken into account when designing a system that provides data, which in some cases is not even possible to ensure. These disadvantages are eliminated by a circuit containing an input register, which is connected to the transmission circuit via a memory block, it being essential that the second input of the input register is connected to the input counter input and to the first input of the controller, the output of the input counter is connected to the first input of the multiplexer, its output is connected to the second input of the pair block, the first output of the controller and via the output counter is connected to the second input of the multiplexer, the second output of the controller is connected to the third input of the multiplexer, the third output of the controller is connected to the third input of the memory block, the fourth output of the controller is connected to the second input of the transmission circuit and the second input of the controller is connected to the second output of the transmission circuit.

Description

Vynález se týká zapojení pro přenos dat v systémech s náhodně vznikajícími požadavky na přenos, jehož vstupní registr je přes pamětový blok připojen k přenosovému obvodu·The invention relates to a circuit for data transmission in systems with random transmission requirements, the input register of which is connected to a transmission circuit via a memory block.

V mnoha případech je potřebné zajistit přenos dat s rozdílnou rychlostí přijímaných požadavků a vysílaných dat v systémech, kdy požadavky na přenos přicházejí rychle za sebou po jistou omezenou dobu· a to nepravidelně a zpravidla náhodně· Jedná se především o přenos dat v systémech, kdy požadavky na přenos dat představují funkci náhodných veličin·. Požadavky na přenos vznikají zpravidla podstatně rychleji než by odpovídalo přenosové rychlosti přenosového systému· Tento jev se vyskytuje i v systémech, kdy vstupní data v paralelním tvaru musí být pro vysílání převedena do sériového tvaru· V těchto případech se potom musí používat jedna nebo více pamětí s velkou kapacitou· Kapacita této paměti může být při jistém rozložení náhodných požadavků na přenos, tj· malý počet ojedinělých požadavků, zbytečně velká a při jiném rozložení, např* při větším počtu rychle za sebou jdoucích náhodných požadavků, nemusí naopak dostačovat· Tato okolnost znamená ve svém důsledku, že může dojít dokonce ke ztrátě zdrojových dat nebo musí být k ní přihlédnuto při návrhu systému, který poskytuje data, což v některých případech není ani možné zajistit·In many cases, it is necessary to ensure the transmission of data with different speeds of received requests and transmitted data in systems where transmission requests come in quick succession for a limited time · irregularly and usually randomly · It is mainly data transmission in systems where requests for data transmission represent a function of random variables ·. Transmission requirements usually arise significantly faster than the transmission speed of the transmission system. · This phenomenon also occurs in systems where input data in parallel form must be converted to serial form for transmission · In these cases, one or more memories with large capacity · The capacity of this memory may be unnecessarily large for a certain distribution of random transmission requests, ie · a small number of isolated requests, and for another distribution, eg * for a large number of fast-moving random requests, it may not be sufficient · This circumstance means in as a result, even the source data may be lost or must be taken into account when designing a system that provides data, which in some cases cannot even be ensured ·

Uvedené nevýhody jsou odstraněny zapojením podle vynálezu, jehož podstata spočívá v tom, že druhý vstup jeho vstupního registru je spojen se vstupem vstupního čítače a s prvním vstupem řadiče, výstup vstupního čítače je spojen s prvním vstupem multiplexoru, jehož výstup je spojen s druhým vstupem pamětového bloku, první výstup řadiče je přes výstupní čítač spojen s druhým vstupem multiplexoru, druhý výstup řadiče je spojen s třetím vstupem multiplexoru, třetí výstup řadiče je spojen s třetím vstupem pamětového bloku, čtvrtý výstup řadiče je spojen s druhým vstupem přenosovéhoSaid disadvantages are eliminated by the circuit according to the invention, the essence of which consists in that the second input of its input register is connected to the input of the input counter and to the first input of the controller, the output of the input counter is connected to the first input of the multiplexer. , the first output of the controller is connected via an output counter to the second input of the multiplexer, the second output of the controller is connected to the third input of the multiplexer, the third output of the controller is connected to the third input of the memory block, the fourth output of the controller is connected to the second input of the transmission

266 437 obvodu a druhý vstup řadič· je spojen s druhým výstupem přenosového obvodu·266 437 circuit and the second input of the controller · is connected to the second output of the transmission circuit ·

Při výhodné· provedení tohoto zapojení je mezi výstupem vstupního registru a prvním vstupem paměťového bloku zapojen druhý vstupní registr·In an advantageous embodiment of this connection, a second input register is connected between the output of the input register and the first input of the memory block.

Při dalším výhodném provedení je mezi výstupem vstupního registru a vstupem druhého vstupního registru zapojen multiplexor vstupních registrů·In another preferred embodiment, a multiplexer of input registers is connected between the output of the input register and the input of the second input register.

Podstata dalšího výhodného provedení tohoto zapojení spočívá v tom, že první vstup vstupního registru přenosového systému základní úrovně je spojen s prvním vstupem vstupního registru přenosového systému vyšší úrovně a přenosového systému nižší úrovně, první výstup přenosového obvodu přenosového systému základní úrovně je spojen s druhým vstupem multiplexoru vstupních registrů přenosového systému nižší úrovně, druhý vstup multiplexors vstupních registrů přenosového systému základní úrovně je spojen s prvním výstupem přenosového obvodn přenosového systému vyšší úrovně a pátý výstup řadiče přenosového systému základní úrovně je spojen s druhým vstupem vstupního registru přenosového systému vyšší úrovně·The essence of another preferred embodiment of this circuit is that the first input of the input register of the base level transmission system is connected to the first input of the input register of the higher level transmission system and the lower level transmission system, the first output of the transmission circuit of the base level transmission system is connected to the second input of the multiplexer. the input registers of the lower level transmission system, the second input multiplexers of the input registers of the base level transmission system are connected to the first output of the transmission circuitry of the higher level transmission system and the fifth output of the controller of the base level transmission system is connected to the second input of the input register of the higher level transmission system

Hlavní výhody zapojení podle vynálezu spočívají v tom, že umožňuje přenášet data s velmi pomalou přenosovou rychlostí a přitom během přenosu přijímat další vstupní požadavky na přenos dat, přičemž kapacita paměťového bloku nemusí být velká· Zároveň toto zapojení umožňuje indikovat ze stavů vstupního a výstupního čítače počet přijatých a odvysílaných požadavků na přenos dat* Zapojení podle vynálezu je výhodné i v tom, že po naplnění paměťového bloku požadavky na přenos dat, umožňuje zapsat do části paměti, odpovídající vyslaným datům, další nová vstupní data* Další výhodou je, že toto zapojoní umožňuje jednotlivé přenosové systémy sobě podřizovat a rovněž umožňuje zpracovat extrémně rychlé požadavky na přenos*The main advantages of the circuit according to the invention are that it makes it possible to transmit data at a very slow baud rate and at the same time receive additional input requests for data transmission during transmission, while the capacity of the memory block does not have to be large. received and transmitted data transfer requests * The connection according to the invention is also advantageous in that after filling the memory block the data transfer requests allows to write to the part of the memory corresponding to the transmitted data other new input data * Another advantage is that this connection allows subordinate individual transmission systems and also allows to process extremely fast transmission requests *

Na připojeném výkresu je v blokovém schématu znázorněn příklad provedení zapojení podle vynálezu v přenosovém systému o třech úrovních, přičemž pro zjednodušení je nakreslenoIn the attached drawing, an example of an embodiment of a circuit according to the invention in a three-level transmission system is shown in a block diagram, and for simplicity,

266 437 zapojení toliko přenosového systému základní úrovně·266 437 connection of basic level transmission system only ·

Zapojení podle vynálezu sestává ze shodných zapojení přenosového systému základní úrovně k, přenosového systému vyšší úrovně k*l a přenosového systému nižší úrovně k-1. V každé z těchto úrovní je výstup vstupního registru 1 spojen s prvním vstupem 12 multiplexoru 9 vstupních registrů, jehož výstup je přes druhý vstupní registr 8 připojen k prvnímu vstupu 14 pamělového bloku 2« Výstup pamělového bloku 2 je spojen s prvním vstupem 17 přenosového obvodu 3. Druhý vstup 11 vstupního registru 2 je spojen se vstupem vstupního čítače 4 a β prvním vstupem 24 řadiče 7· Výstup vstupního čítače 4 je spojen s prvním vstupem 21 multiplexoru 6, jehož výstup je spojen s druhým vstupem 15 pamělového bloku 2· První výstup 26 řadiče 7 Je přes výstupní čítač 5 spojen s druhým vstupem 22 multiplexoru 6. Druhý výstup 27 řadiče 7 Jo spojen s třetím vstupem 23 multiplexoru 6, třetí výstup 28 řadiče X Je spojen s třetím vstupem 16 pamělového bloku 2 a čtvrtý výstup 29 řadiče 7 Je spojen s druhým vstupem 18 přenosového obvodu 3. Druhý vstup 25 řadiče X Je spojen s druhým výstupem 20 přenosového obvodu 3« První vstup 10 vstupního registru 1 přenosového systému základní úrovně k Je spojen Jednak s prvním vstupem 10 vstupního registru 2 přenosového systému vyšší úrovně k»l a Jednak s prvním vstupem 10 vstupního registru 1. přenosového systému nižší úrovně k-l« První výstup 19 přenosového obvodu 3 přenosového systému základní úrovně k je spojen s druhým vstupem 13 multiplexoru 9 vstupních registrů přenosového systému nižší úrovně k-1. Druhý vstup 13 multiplexoru 9 vstupních registrů přenosového systému základní úrovně k Je spojen s prvním výstupem 19 přenosového obvodu 3 přenosového systému vyšší úrovně k+1» Pátý výstup 30 řadiče 7 přenosového systému základní úrovně k Je spojen s druhým vstupem 11 vstupního registru 2 přenosového systému vyšší úrovně k+1.The circuit according to the invention consists of identical connections of the basic level transmission system k, the higher level transmission system k * 1 and the lower level transmission system k-1. In each of these levels, the output of the input register 1 is connected to the first input 12 of the input register multiplexer 9, the output of which is connected via the second input register 8 to the first input 14 of the memory block 2. The output of the memory block 2 is connected to the first input 17 of the transmission circuit 3. The second input 11 of the input register 2 is connected to the input of the input counter 4 and β by the first input 24 of the controller 7. The output of the input counter 4 is connected to the first input 21 of the multiplexer 6, the output of which is connected to the second input 15. The second output 27 of the controller 7 is connected to the third input 23 of the multiplexer 6, the third output 28 of the controller X is connected to the third input 16 of the memory block 2 and the fourth output 29 of the controller 7 is connected to the second input 22 of the multiplexer 6. connected to the second input 18 of the transmission circuit 3. The second input 25 of the controller X is connected to the second output 20 of the transmission circuit 3. The first input 10 of the input register 1 of the basic level transmission system k It is connected to the first input 10 of the input register 2 of the higher level transmission system k1a and to the first input 10 of the input register 1 of the lower level transmission system k1. 9 input registers of the lower level transmission system k-1. The second input 13 of the multiplexer 9 of the input registers of the basic level transmission system k is connected to the first output 19 of the transmission circuit 3 of the higher level transmission system k + 1 »The fifth output 30 of the controller 7 of the basic level transmission system k higher levels k + 1.

Vstupní data jsou přiváděna na první vstup 10 vstupního registru 1. a po příchodu signálu požadavku na přenos, který je přiváděn na druhý vstup 11 vstupního registru 1, na vstupní čítač 4 a na první vstup 24 řadiče χ, se do vstupníhoThe input data is fed to the first input 10 of the input register 1, and upon arrival of the transmission request signal, which is fed to the second input 11 of the input register 1, to the input counter 4 and to the first input 24 of the controller χ,

266 437 registru £ zaznamenají· Vstupní čítač 4 určí paměťovou lokaci, do které budou vstupní data zaznamenána· K určení paměťové lokace dochází přes multiplexor 6 a druhý vstup 15 paměťového bloku 2, ktorý je vstupem adresovým· Okamžik zápisu určuje řadič £, a to přes třetí vstup 16 paměťového bloku 2· Řadič 7 zároveň určuje okamžik zahájení vysílání a po odeslání dat inkrementuje výstupní čítač 5· Stav vstupního čítače 4 udává počet přijatých požadavků na přenos a stav výstupního čítače 5 udává počat odvysílaných požadavků· Funkcí druhého vstupního registru 8 je zajistit, aby vstupní informace zůstala zachována i v těch případech, kdy přišel požadavek na přenos dat v okamžiku, kdy bylo dokončeno vysílání dat z dané paměťové lokace a proběhla nebo právě probíhá inkřementáce výstupního čítače £ a multiplexor 6 přenáší ze svého druhého vstupu 22 na výstup stav výstupního čítačo 5, který určuje další paměťovou lokaci, jejíž obsah se přenáší do přenosového obvodu 3. Při podřizování přenosových systémů několika úrovní, je požadavek na přenos přiveden do druhého vstupu 11 vstupního registru přenosového systému např· základní úrovně k. Požadavek na přenos dat do vstupního registru £ přenosového systému vyšší úrovně k»l je pak přiveden z pátého výstupu 30 řadiče 7 přenosového systému základní úrovně k a je dán naplněním kapacity paměťového bloku 2 přenosového systému základní úrovně k.266 437 registers £ record · Input counter 4 determines the memory location to which the input data will be recorded · The memory location is determined via the multiplexer 6 and the second input 15 of the memory block 2, which is the address input · The write time is determined by the controller £ via third input 16 of memory block 2 · Controller 7 also determines the moment of starting transmission and increments output counter 5 after sending data · Status of input counter 4 indicates number of received transmission requests and status of output counter 5 indicates number of transmitted requests so that the input information is retained even in those cases where a data transfer request has arrived at the moment when the data transmission from the given memory location has been completed and the incrementing of the output counter £ has taken place or is in progress and the multiplexer 6 transmits a state from its second input 22 to the output. output counter 5, which determines another memory location, the contents of which are transmitted to the transmission circuit 3. When subordinating the transmission systems of several levels, the transfer request is fed to the second input 11 of the input register of the transmission system, e.g. the basic level k. The request for data transfer to the input register £ of the higher level transmission system basic level k is given by filling the capacity of memory block 2 of the basic level transmission system k.

Zapojení podle vynálezu je využitelné zejména při přenosu dat, v měřicí technice a při vyhodnocování signálů všude tam, kdo probíhá srovnávací proces, na jehož podkladě může nastat případ, že po relativně dlouhou dobu vyhodnocování nedochází k přenosu dat a pak se během krátkého časového intervalu vyskytnou požadavky na přenos většího bloku dat. Zapojení lze rovněž využít v řídící a regulační tednice.The circuit according to the invention can be used in particular in data transmission, in measuring technology and in signal evaluation wherever a comparison process takes place, on the basis of which there may be a case of no data transmission for a relatively long evaluation time and then in a short time requirements for the transmission of a larger block of data. The connection can also be used in control and regulation boxes.

Claims

OBJECT OF THE INVENTION 266 437

1. A connection for data transmission in systems with random transmission requests, the input register of which is connected to a transmission circuit via a memory block, characterized in that the second input (11) of the input register (1) is connected to the input of the input counter (4). the first input (24) of the controller (7), the output of the input Counter (4) is connected to the first input (21) of the multiplexer (6), the output of which is connected to the second input (15) of the memory block (2), the first output (26) of the controller (7) is connected via the output counter (5) to the second input (22) of the multiplexer (6), the second output (27) of the controller (7) is connected to the third input (23) of the multiplexer (6), the third output (28) of the controller (7) is connected to the third input (16) of the memory block (2), the fourth output (29) of the controller (7) is connected to the second input (18) of the transmission circuit (3) and the second input (25) of the controller (7) ) is connected to the second output (20) of the transmission circuit (3) «

2. Connection according to item 1, characterized in that a second input register (8) is connected between the output of the input register (1)) and the first input (14) of the memory block (2).

Connection according to item 2, characterized in that a multiplexer (9) of the input registers is connected between the output of the input register (1) and the input of the second input register (8).

4. The circuit according to item 3, characterized in that the first input (10) of the input register (1) of the base level transmission system (k) is connected to the first input. (10) the input register (1) of the higher level transmission system (k * 1) and the transmission system. the lower level system (k-1), the first output (19) of the transmission circuit (3) of the base level transmission system (k) is connected to the second input (13) of the multiplexer (9) of the input registers of the lower level transmission system (k-1), the second input (13) of the multiplexer (9) of the input registers of the base level transmission system (k) is connected to the first output (19) of the transmission circuit (3) of the higher level transmission system (k + 1) and the fifth output (30) of the controller (7) of the basic level transmission system (k) is connected to the second input * (W) of the input register (1) of the transmission system higher level [kM) ·