CS266505B1

CS266505B1 - Symmetric delay line

Info

Publication number: CS266505B1
Application number: CS862018A
Authority: CS
Inventors: Petr Ing Suchyna
Original assignee: Suchyna Petr
Priority date: 1985-10-31
Filing date: 1986-03-21
Publication date: 1990-01-12
Also published as: CS111686A1; CS265151B1; CS201886A1

Abstract

Řešení· se týká konstrukčního provedení symetrické zpoždovací linky, tvořené částečně diskrétními indukčnostmi a tištěnými kapacitami, částečně vedením s rozloženými parametry. Symetrická zpožďovací linka je sestavena tak, že mezi dvěma vnějšími elektricky vodivými vrstvami jsou vnější dielektrické vrstvy, mezi nimiž je základní část, jenž je složena z jádra složeného z nejméně dvou dielektrických vrstev, mezi nimiž jsou elektricky vodivé vrstvy, mezi kterými je substrát, přičemž kolem jádra je ovinuto vinutí, připojené svými odbočkami k elektricky vodivým ploškám. Symetrická zpoždovací linka může být použita ve všech elektrických zařízeních pro zpoždění signálu vedeného symetrickým vedením.The solution relates to a design of a symmetrical delay line, formed partly by discrete inductances and printed capacitances, partly by a line with distributed parameters. The symmetrical delay line is constructed in such a way that between two outer electrically conductive layers there are outer dielectric layers, between which there is a basic part, which is composed of a core composed of at least two dielectric layers, between which there are electrically conductive layers, between which there is a substrate, while a winding is wound around the core, connected by its branches to electrically conductive surfaces. The symmetrical delay line can be used in all electrical devices for delaying a signal conducted by a symmetrical line.

Description

Vynález se týká konstrukčního provedení symetrické zpožďovací linky tvořené částečně diskrétními indukčnostmi a tištěnými kapacitami, čátečně vedením s rozloženými parametry.The invention relates to the design of a symmetrical delay line consisting of partially discrete inductors and printed capacities, partly by lines with distributed parameters.

Při zpožďování signálu je Často nutné používat symetrické zpoždovací linky, které · se používají pro zpožďování signálu vedeného souměrným vedením. Konstrukce zpožďovacích linek na bázi toroidních jader neumožňovala svojí strukturou výrobu souměrných zpožďovacích linek v miniaturním provedení například provedení v pouzdru DIL. Symetrické zpoždovací linky byly konstruovány převážně souměrným vedením s rozloženými parametry. V takovém případě je ale nutné pro dosažení požadovaných zpoždění převážně použít vedení značných délek a tím větších rozměrů nevhodných pro použití v elektronických zařízeních. Jiným řešením je vytvoření symetrických zpoždovacích linek na základě symetrického vedení meandrovité natištěného na dielektrickém podkladu. Touto metodou jo možné dosáhnout zpoždění asi do 10 ns při rozměrech základních destiček 6x20 mm. '.’úkladní destičky je nutno propojit v pěti patrech a výsledná výška je přibližně 0 mm. Selu- můžeme použít páskové vedení ve tvaru tištěné cívky. Obě metody jsou náročné ne výrobní technologii. U tištěných pásků je kritická tolerance vrstvy nasazené na die^cktrický materiál, což se projevuje v toleranci charakteristické impedance a zpoždění. Dále se dosahuje vyšší reálný odpor v závislosti na použité paste. Rovněž se v male míře projeví tolerance rozměrů pásků provedených sítotiskem, tolerance dielektrika. Metoda pásku provedeného ve tvaru tištěné cívky je nevýhodná z hlediska propojení plošných tištěných cívek. Konstrukce takovýchto linek je náročná na počet vrstev provedených například sítotiskem na korundovém podkladu. Jednotlivé vývody je možné propojovat například drátky, nebo u dielektrického podkladu na bázi epoxydových pryskyřic vrtanými a propojenými otvory. Uvedená technologie svojí složitostí zvýhodňuje konstrukce linky bez odboček. V opačném případě může být použita nesouměrná zpoždovací linkčx, například v pouzdru DIL, a mezi souměrné vedení a ncsoumérnou zpoždovací linku se zapojí přizpůsobovací člen, tím však dojde k případným ztrátám energie.When delaying a signal, it is often necessary to use symmetrical delay lines, which are used to delay the signal carried by a symmetrical line. The construction of the delay lines based on toroidal cores did not allow the construction of symmetrical delay lines in a miniature design, for example in a DIL housing design. Symmetrical delay lines were constructed mainly by symmetrical lines with distributed parameters. In such a case, however, it is necessary to use lines of considerable lengths and thus larger dimensions unsuitable for use in electronic devices, in order to achieve the required delays. Another solution is to create symmetrical delay lines based on a symmetrical meandering line printed on a dielectric substrate. With this method it is possible to achieve a delay of up to about 10 ns with the dimensions of the base plates 6x20 mm. The storage plates must be connected on five floors and the resulting height is approximately 0 mm. Selu- we can use a tape guide in the shape of a printed spool. Both methods are challenging not manufacturing technology. In printed tapes, the tolerance of the layer applied to the die-hard material is critical, which is reflected in the tolerance of the characteristic impedance and delay. Furthermore, a higher real resistance is achieved depending on the paste used. The tolerances of the dimensions of the tapes made by screen printing, the tolerances of the dielectric, are also manifested to a small extent. The method of a tape made in the form of a printed spool is disadvantageous from the point of view of interconnecting flat printed spools. The construction of such lines is demanding on the number of layers performed, for example, by screen printing on a corundum substrate. The individual terminals can be connected, for example, by wires, or in the case of a dielectric substrate based on epoxy resins by drilled and interconnected holes. Due to its complexity, the mentioned technology favors the construction of a line without branches. Otherwise, an asymmetric delay link can be used, for example in the DIL housing, and an adapter is connected between the symmetrical line and the non-symmetrical delay line, but this will lead to possible energy losses.

Výhodnější je konstrukční uspořád?ni symetrické zpoždovec· í linky podle vynálezu, jehož podstata spočívá v tom, že mezi dvěma vnějšími elektricky vodivými vrstvami jsou vnější dielektrické vrstvy, mezi nimiž je základní část, jež je složena z jádra složeného z nejméně dvou dielektrických vrstev, mezi nimiž jsou elektricky vodivé vrstvy, mezi kterými je substrát, přičemž kolem jádra je ovinuto vinutí připojené svými odbočkami k elektricky vodivým ploškám.More preferred is the construction of a symmetrical delay line according to the invention, the essence of which consists in that between the two outer electrically conductive layers there are outer dielectric layers, between which there is a base part which is composed of a core composed of at least two dielectric layers. between which there are electrically conductive layers, between which there is a substrate, a winding being wound around the core connected by its taps to the electrically conductive surfaces.

Kondenzátory jsou utvořeny z elektricky vodivých plošek, z dielektrických vrstev a z elektricky vodivých vrstev. Krycí izolační hmota může být z dielektrického, adhezivního materiálu. Vinutí může být zalito adhezivní dielektrickou hmotou. Na vnějších deskách mohou být naneseny vnější elektricky vodivé vrstvy a vnější dielektrické vrstvy.Capacitors are formed of electrically conductive surfaces, dielectric layers and electrically conductive layers. The covering insulating material can be made of a dielectric, adhesive material. The winding can be encapsulated with an adhesive dielectric. Outer electrically conductive layers and outer dielectric layers can be applied to the outer plates.

Na připojených výkresech je na obr. 1 nakreslen příklad uspořádání základní části zpožďovací linky podle vynálezu, na obr. 2 je příklad konstrukce symetrické zpožďovací linky. Mezi dvěma vnějšími elektricky vodivými vrstvami 41 jsou vnější dielektrické vrstvy 31, mezi nimiž je základní část ly jež je složena z jádra 2 složeného ze dvou dielektrických vrstev 3^ mezi nimiž jsou elektricky vodivé vrstvy 4, mezi kterými je substrát 5, přičemž kolem jádra 2 je ovinuto vinutí ,6, připojené svými odbočkami J k elektricky vodivým ploškám 8.In the accompanying drawings, Fig. 1 shows an example of the arrangement of the basic part of the delay line according to the invention, Fig. 2 shows an example of the construction of a symmetrical delay line. Between the two outer electrically conductive layers 41 there are outer dielectric layers 31, between which there is a base part ly which is composed of a core 2 composed of two dielectric layers 3, between which there are electrically conductive layers 4, between which there is a substrate 5, around the core 2. the winding, 6, is wound, connected by its branches J to the electrically conductive surfaces 8.

Funkce symetrické zpoždovací linky je následující:The function of the symmetrical delay line is as follows:

Přes vinutí 6_ je veden signál, jehož zpoždění závisí na indukčnostech vinutí 6^, kapacitách tištěných kondenzátoru, vlastnostech symetrického vedení, to znamená na parametrech jádra 2_, vnějších dielektrických vrstev 31, vnějších elektricky vodivých vrstev 41 a adhezivní dielektrické krycí vrstvy. Symetrická zpoždovací linka může být použita ve všech elektrických zařízeních pro zpoždění signálu vedeného symetrickým vedením.A signal is passed through the winding 6, the delay of which depends on the inductances of the winding 6, the capacities of the printed capacitors, the properties of the symmetrical conduction, i.e. the parameters of the core 2, the outer dielectric layers 31, the outer electrically conductive layers 41 and the adhesive dielectric cover layer. The symmetrical delay line can be used in all electrical devices to delay the signal carried by the symmetrical line.

Claims

PRIORITY OF THE INVENTION

Symmetrical delay line, characterized in that between the two outer electrically conductive layers (41) there are outer dielectric layers (31> _r) between which there is a base part (1) which is composed of a core (2) composed of at least two dielectric layers (3), between which there are electrically conductive layers (4), between which there is a substrate (5), around the core (2) a winding (6) is wound, connected by their branches (7) to the electrically conductive surfaces (8).

2. A symmetrical delay line according to claim 1, characterized in that the capacitors are formed of electrically conductive surfaces (8) of dielectric layers (3) and electrically conductive layers (4).

3. A symmetrical delay line according to items 1 and 2, characterized in that it is covered with a covering insulating material.

4. A symmetrical delay line according to items 1 to 3, characterized in that the covering insulating material is made of a dielectric material.

5. A symmetrical delay line according to claims 1 to 4, characterized in that the winding (6) is encapsulated in an adhesive dielectric.

6. Symmetrical delay line according to items 1 to 5, characterized in that outer dielectric layers (31) and outer electrically conductive layers (41) are applied to the outer plates (9), being dimensionally symmetrical and of the same material, to the dielectric ones. layers (3) and electrically conductive layers (4).