CS266933B1

CS266933B1 - Wiring for automatic resonance circuit tuning

Info

Publication number: CS266933B1
Application number: CS882062A
Authority: CS
Inventors: Milos Ing Csc Hajek; Rudolf Waitzman
Original assignee: Milos Ing Csc Hajek; Rudolf Waitzman
Priority date: 1988-03-29
Filing date: 1988-03-29
Publication date: 1990-01-12
Also published as: CS206288A1

Abstract

Zapojení je vhodné pro stavbu rezonančních zdrojů vysokého napětí pro zkoušení kondenzátorů^používaných v silnoproudé elektrotechnice. Řešení se týká obvodu, který na základě analogových signálů průběhu napájecího napětí a proudu rezonančního obvodu dává povel k úpravě velikosti indukčnosti laditelné tlumivky nebo velikosti kapacity laditelného kon- ° denzátoru rezonančního obvodu napájeného 2. střídavým napětím s prvým kmitočtem. Principem automatického ladění vhodného pro paralelní i sériový rezonanční obvod je regulace fázového posuvu mezi proudem a napětím napájecího zdroje na nulovou hodnotu.The circuit is suitable for building high-voltage resonant sources for testing capacitors used in high-current electrical engineering. The solution concerns a circuit which, based on analog signals of the supply voltage and current of the resonant circuit, gives a command to adjust the inductance of the tunable choke or the capacitance of the tunable capacitor of the resonant circuit supplied with a second alternating voltage with a first frequency. The principle of automatic tuning, suitable for both parallel and series resonant circuits, is to regulate the phase shift between the current and voltage of the power supply to zero.

Description

Vynález se týká zapojení pro automatické ladění rezonančního obvodu zdroje vysokého napětí nebo vysokých proudů pro zkoušení kondenzátoru používaných v silnoproudé elektrotechnice.The invention relates to a circuit for automatically tuning the resonant circuit of a high voltage or high current source for testing a capacitor used in heavy current electrical engineering.

Dosavadní zařízení využívající rezonančního principu se ladí ručně a naladění se indikuje dosažením maximálního napětí na kondenzátoru. Pokud zdroj slouží ke zkoušení nových kondenzátorů při výrobě, může se kapacita kondenzátoru během zkoušky měnit a obvod se rozladí. Při automatické regulaci zkušebního napětí nelze ruční ladění na základě indikace napětí na kondenzátoru použít vůbec.The existing equipment using the resonant principle is tuned manually and the tuning is indicated by reaching the maximum voltage on the capacitor. If the source is used to test new capacitors during production, the capacitor capacity may change during the test and the circuit will detune. With automatic control of the test voltage, manual tuning based on the voltage indication on the capacitor cannot be used at all.

Uvedené nedostatky odstraňuje zapojení pro automatické ladění rezonančního obvodu podle vynálezu, které trvale během činnosti rezonančního zdroje automaticky ladí rezonanční obvod. Principem je vyhodnocení měření fázového posuvu mezi proudem a napětím napájejícím rezonanční obvod, který může být paralelní nebo sériový. Získaná informace o polaritě fázového posuvu pak působí na ovládání laditelné tlumivky nebo laditelného kondenzátoru rezonančního obvodu. Podstata zapojení spočívá v tom, že výstup prvního vzorkovacího obvodu je připojen na první vstup prvního logického členu AND, na první vstup prvního bistabilního klopného obvodu a současně na vstup prvního monostabilního multivibrátoru. Obdobně výstup druhého vzorkovacího obvodu je přes logický člen negace přiveden na druhý vstup prvního logického členu AND, na druhý vstup prvního bistabilního klopného obvodu a dále na vstup druhého monostabilního multivibrátoru. Výstup prvního logického členu AND je přiveden na první vstupy druhého , a třetího logického členu AND, přičemž na druhý vstup druhého logického členu AND je přiveden pozitivní výstup prvního bistabilního klopného obvodu a na druhý vstup třetího logického členu AND je přiveden negativní výstup prvního bistabilního klopného obvodu. Výstup druhého logického členu AND je přiveden na první vstup druhého bistabilního klopného obvodu a výstup třetího logického členu AND je přiveden na první vstup třetího bistabilního klopného obvodu. Na druhý vstup druhého a třetího bistabilního klopného obvodu jsou přivedeny výstupy prvního a druhého monostabilního multivibrátoru.These shortcomings are eliminated by the circuit for automatic tuning of the resonant circuit according to the invention, which continuously tunes the resonant circuit continuously during the operation of the resonant source. The principle is to evaluate the measurement of the phase shift between the current and the voltage supplying the resonant circuit, which can be parallel or serial. The obtained information about the polarity of the phase shift then acts to control the tunable choke or the tunable capacitor of the resonant circuit. The essence of the circuit lies in the fact that the output of the first sampling circuit is connected to the first input of the first AND member, to the first input of the first bistable flip-flop circuit and at the same time to the input of the first monostable multivibrator. Similarly, the output of the second sampling circuit is fed via the negation logic to the second input of the first AND logic, to the second input of the first bistable flip-flop, and further to the input of the second monostable multivibrator. The output of the first AND logic is fed to the first inputs of the second and third AND logic, the second input of the second AND logic is fed to the positive output of the first bistable flip-flop, and the second input of the third AND is fed to the negative output of the first bistable flip-flop . The output of the second AND logic is applied to the first input of the second bistable flip-flop and the output of the third AND logic is applied to the first input of the third bistable flip-flop. The outputs of the first and second monostable multivibrators are fed to the second input of the second and third bistable flip-flops.

Druhý a třetí bistabilní klopný obvod je shodně tvořen čtyřmi logickými členy NAND a dvěma invertory propojenými, pro případ druhého bistabilního klopného obvodu tak, že výstup druhého logického členu je připojen současně na první vstup prvního logického členu NAND a na vstup prvního invertoru. Výstup prvního invertoru je připojen na první vstup druhého logického členu NAND, na jehož druhý vstup je připojen výstup prvního monostabilního multivibrátoru, který je přiveden současně na vstup druhého invertoru, jehož výstup je přiveden na druhý vstup prvního logického členu NAND. Výstup prvního logického členu NAND je přiveden na první vstup třetího logického členu NAND, na jehož druhýThe second and third bistable flip-flops are equally formed by four NAND logic members and two inverters interconnected, for the case of the second bistable flip-flop, so that the output of the second logic member is connected simultaneously to the first input of the first NAND logic member and the input of the first inverter. The output of the first inverter is connected to the first input of the second NAND logic element, the second input of which is connected to the output of the first monostable multivibrator, which is simultaneously fed to the input of the second inverter, the output of which is fed to the second input of the first NAND logic element. The output of the first NAND logic member is fed to the first input of the third NAND logic member, to the second of which

CS 266 933 B1 vstup je přiveden výstup čtvrtého logického členu NAND, na jehož druhý vstup je přiveden výstup druhého logického členu NAND a na první vstup čtvrtého logického členu NAND je přiveden výstup třetího logického členu NAND, který je současně pozitivním výstupem tohoto druhého bistabilního klopného obvodu.The input is fed to the output of a fourth NAND logic, the second input of which is output to the second NAND logic and to the first input of the fourth NAND logic is output to a third NAND logic, which is also a positive output of this second bistable flip-flop. .

Zapojení podle vynálezu umožňuje automatické ladění rezonančních obvodů použitých pro stavbu rezonančních zdrojů vysokého napětí nebo vysokých proudů pro zkoušení kondenzátorů používaných v silnoproudé elektrotechnice.The circuit according to the invention allows automatic tuning of resonant circuits used for the construction of high voltage or high current resonant sources for testing capacitors used in heavy current electrical engineering.

Na přiložených výkresech je na obr. 1 znázorněno blokové schéma zapojení pro automatické ladění rezonančního obvodu podle vynálezu. Na obr. 2 je znázorněno blokové schéma shodného druhého a třetího bistabilního klopného obvodu.In the accompanying drawings, Fig. 1 shows a block diagram of a circuit for automatic tuning of a resonant circuit according to the invention. Fig. 2 is a block diagram of identical second and third bistable flip-flops.

Výstup prvního vzorkovacího obvodu 1 je připojen na první vstup prvního logického členu AND 3, na první vstup M prvního bistabilního klopného obvodu 5 a současně na vstup prvního monostabilního multivibrátoru 8. Obdobně výstup druhého vzorkovacího obvodu 2 je přes logický člen negace 4 přiveden na druhý vstup prvního logického členu AND 3, na druhý vstup N prvního bistabilního klopného obvodu 5 a dále na vstup druhého monostabilního multivibrátoru 9. Výstup prvního logického členu AND 3 je přiveden na první vstupy druhého a třetího logického členu AND 6 a 7, přičemž na druhý vstup druhého logického členu AND 6 je přiveden pozitivní výstup Q prvního bistabilního klopného obvodu 5 a na druhý vstup třetího logického členu AND 7 je přiveden negativní výstup Q prvního bistabilního klopného obvodu 5. Výstup R druhého logického členu AND 6 je přiveden na první vstup A druhého bistabilního klopného obvodu a výstup S třetího logického členu AND 7 je přiveden na první vstup A’ třetího bistabilního klopného obvodu 11. Na druhé vstupy B a B’ druhého a třetího bistabilního klopného obvodu 10 a 11 jsou převedeny výstupy prvního a druhého monostabilního multivibrátoru 8 a 9.The output of the first sampling circuit 1 is connected to the first input of the first logic element AND 3, to the first input M of the first bistable flip-flop 5 and at the same time to the input of the first monostable multivibrator 8. Similarly of the first logic element AND 3, to the second input N of the first bistable flip-flop 5 and further to the input of the second monostable multivibrator 9. The output of the first logic element AND 3 is fed to the first inputs of the second and third logic elements AND 6 and 7. the positive output Q of the first bistable flip-flop 5 is applied to the logic element AND 6 and the negative output Q of the first bistable flip-flop 5 is applied to the second input of the third logic element AND 7. The output R of the second logic element AND 6 is applied to the first input A of the second bistable flip-flop. circuit and the output S of the third logic element AND 7 is fed to the first input A 'of the third bistable The outputs of the first and second monostable multivibrators 8 and 9 are converted to the second inputs B and B 'of the second and third bistable flip-flops 10 and 11.

Druhý a třetí bistabilní klopný obvod 10 a 11 je shodně tvořen čtyřmi logickými členy NAND a dvěma invertory propojenými pro případ druhého bistabilního klopného obvodu 10 tak, že výstup R druhého logického členu 6 je připojen současně na první vstup prvního logického členu NAND 14 a na vstup prvního invertoru 12. Výstup prvního invertoru 12 je připojen na první vstup druhého logického členu NAND 15, na jehož druhý vstup je připojen výstup prvního monostabilního multivibrátoru 8, který je přiveden současně na vstup druhého invertoru 13, jehož výstup je přiveden na druhý vstup prvního logického členu NAND 14. Výstup prvního logického členu NAND 14 je přiveden na první vstup třetího logického členu NAND 16, na jehož druhý vstup je přiveden výstup čtvrtého logického členu NAND 17, na jehož druhý vstup je přiveden výstup druhého logického členu NAND 15 a na první vstup čtvrtého logického členu NAND 17 je přiveden výstup třetího logického členu NAND 16, který je současně pozitivním výstupem tohoto druhého bistabilního klopného obvodu 10.The second and third bistable flip-flops 10 and 11 are equally formed by four NAND logic members and two inverters connected for the case of the second bistable flip-flop 10 so that the output R of the second logic member 6 is connected simultaneously to the first input of the first NAND logic member 14 and The output of the first inverter 12 is connected to the first input of the second logic element NAND 15, the second input of which is connected to the output of the first monostable multivibrator 8, which is connected simultaneously to the input of the second inverter 13, the output of which is connected to the second input of the first logic. The output of the first NAND logic element 14 is fed to the first input of the third NAND logic element 16, the second input of which is the output of the fourth NAND logic element 17, the second input of which is the output of the second NAND logic element 15 and the first input. of the fourth logic element NAND 17 the output of the third logic element NAND 16 is fed, which is at the same time a positive output of this second bistable flip-flop 10.

Navrhované zapojení vyhodnocuje automaticky fázový posuv mezi proudem a napětím napájejícím rezonanční obvod, který může být paralelní nebo sériový. Získané informace o polaritě fázového posuvu pak působí na ovládání laditelné tlumivky nebo laditelného kondenzátoru rezonančního obvodu. Vstupní blok — první vzorkovací obvod 1 vzorkuje úrovní H kladnou polaritu napájecího napětí u, získaný logický signál je přiveden na první vstup prvního logického členu AND 3, na první vstup M prvního bistabilního klopného obvodu 5 a na vstup prvního monostabilního multivibrátoru 8. Obdobně je v druhém vzorkovacím obvodě 2 vzorkován napájecí proud i rezonančního obvodu. Při kladné polaritě tohoto proudu má získaný logický signál úroveň H. Tento signál je logickým členem negace 4 negován a přiveden na druhý vstup prvního logického členu AND 3, na druhý vstup N prvního bistabilního klopného obvodu 5 a na vstup druhého monostabilního multivibrátoru 9. Výstupní signál prvního logického členu AND 3, jehož šířka pulsu úrovně H je úměrná velikosti fázového posuvu, je přiveden na první vstupy druhého a třetího logického členu AND 6 a 7. První bistabilní klopný obvod 5 je do úrovně H na výstupu Q překlápěn pulsem úrovně L na prvním vstupu M a do úrovně L pulsem úrovně L na druhém vstupu N. Výstup Q a jeho negace Q zajišťují podle polarity fázového posuvu výběr směru ladění ve formě tvorby signálu R’ nebo S’, kde R je výstup druhého logického členu AND 6. Signál R’ je z výstupu druhého logického členu AND 6 přiveden na první vstup A druhého bistabilního klopného obvodu 10, na jeho druhý vstup B je přiveden výstupní signál prvního monostabilního multivibrátoru 8.The proposed circuit automatically evaluates the phase shift between the current and voltage supplying the resonant circuit, which can be parallel or series. The obtained information about the polarity of the phase shift then acts to control the tunable choke or the tunable capacitor of the resonant circuit. Input block - the first sampling circuit 1 samples at level H the positive polarity of the supply voltage u, the obtained logic signal is fed to the first input of the first logic element AND 3, to the first input M of the first bistable flip-flop 5 and to the input of the first monostable multivibrator 8. the second sampling circuit 2 samples the supply current and the resonant circuit. With a positive polarity of this current, the obtained logic signal has level H. This signal is negated by the logic member of negation 4 and fed to the second input of the first logic element AND 3, to the second input N of the first bistable flip-flop 5 and to the input of the second monostable multivibrator 9. of the first logic element AND 3, the width of the level H pulse of which is proportional to the magnitude of the phase shift, is applied to the first inputs of the second and third logic elements AND 6 and 7. The first bistable flip-flop 5 is flipped to level H at the output Q input M and to level L by a pulse of level L at the second input N. Output Q and its negation Q provide according to the polarity of the phase shift the selection of the tuning direction in the form of signal R 'or S', where R is the output of the second logic element AND 6. from the output of the second logic element AND 6 is fed to the first input A of the second bistable flip-flop 10, to its second input B the output signal of the first monostable multivibrator 8 is fed .

CS 266 933 B1CS 266 933 B1

Trvání pulsu úrovně H výstupního signálu prvního monostabilního multivibrátoru 8 udává necitlivost snímání fázového posuvu. Výstupní signál E druhého bistabilního klopného obvodu 10 má úroveň H pouze tehdy, když pulsy R’ na jeho prvním vstupu jsou delší než pulsy přivedené z výstupu prvního multivibrátoru 8 na jeho druhý vstup. Obdobně výstupní signál S’ třetího logického členu AND 7 je přiveden na první vstup A’ třetího bistabilního klopného obvodu 11, na jehož druhý vstup B’ je přiveden výstupní signál druhého monostabilního multivibrátoru 9. Trvání pulsu úrovně H výstupního signálu druhého monostabilního multivibrátoru 9 udává necitlivost snímání fázového posuvu při jeho opačné polaritě a výstupní signál F třetího bistabilního klopného obvodu 11 má úroveň H pouze tehdy, když pulsy S’ na prvním vstupu A’ jsou delší než pulsy přivedené z druhého monostabilního multivibrátoru 9 na jeho druhý vstup B’. U rezonančního obvodu s laditelnou tlumivkou signál E dává povel ke zvyšování a signál F ke snižování indukčnosti, u obvodu s laditelným kondenzátorem naopak signál E je povelem ke snížení kapacity a signál F ke zvýšení kapacity. Bistabilní klopné obvody 10 a 11 mají shodné zapojení uvedené na obr. 2 a jsou tvořeny čtyřmi logickými č eny NAND a dvěma invertory.The pulse duration of the level H of the output signal of the first monostable multivibrator 8 indicates the insensitivity of the phase shift sensing. The output signal E of the second bistable flip-flop 10 has a level H only if the pulses R 'at its first input are longer than the pulses applied from the output of the first multivibrator 8 to its second input. Similarly, the output signal S 'of the third logic element AND 7 is fed to the first input A' of the third bistable flip-flop 11, to the second input B 'of which the output signal of the second monostable multivibrator 9 is fed. sensing the phase shift at its opposite polarity and the output signal F of the third bistable flip-flop 11 has a level H only when the pulses S 'at the first input A' are longer than the pulses applied from the second monostable multivibrator 9 to its second input B '. In a tunable choke resonant circuit, signal E gives a command to increase and signal F to decrease inductance, in a circuit with a tunable capacitor, on the other hand, signal E is a command to decrease capacitance and signal F to increase capacitance. The bistable flip-flops 10 and 11 have the same circuit shown in Fig. 2 and are formed by four NAND logic members and two inverters.

Indikace naladění vyhodnocením fázového posuvu podle vynálezu je velmi citlivá. I při fázovém posuvu +20° nebo —20° je ještě obvod přijatelně naladěn. Možnost nastavení necitlivosti vyhodnocení fázového posuvu daná šířkou pulsu monostabilních obvodů 8 a 9 je nutná proto, aby nepřesnost v nastavení indukčnosti laditelné tlumivky nebo nepřesnost v nastavení kapacity laditelného kondenzátoru způsobená zpožděnou reakcí stykačů nebo relé nastavovacího mechanismu a tolerancemi mechanického provedení pohyblivých částí laditelných prvků nevedla k rozkmitání soustavy.The tuning indication by evaluating the phase shift according to the invention is very sensitive. Even at a phase shift of + 20 ° or -20 °, the circuit is still acceptably tuned. The possibility of setting the insensitivity of the phase shift evaluation given by the pulse width of monostable circuits 8 and 9 is necessary so that inaccuracy in tuning choke inductance or tuning capacitor capacitance setting due to delayed response of contactors or setting mechanism relays and mechanical design tolerances of moving parts of tunable elements does not system oscillation.

Claims

OBJECT OF THE INVENTION

1. A circuit for automatic tuning of resonant circuits, characterized in that the output of the first sampling circuit (1) is connected to the first input of the first logic element AND (3), to the first input of the first bistable flip-flop (5) and simultaneously to the input of the first monostable multivibrator ( 8), the output of the second sampling circuit (2) is connected via the negation logic member (4) to the second input of the first AND logic member (3), to the second input of the first bistable flip-flop (5) and further to the input of the second monostable multivibrator (9) , the output of the first AND logic (3) is connected to the first inputs of the second and third AND logic (6, 7), the positive output Q of the first bistable flip-flop (5) being connected to the second input of the second AND (6) and the negative output (Q) of the first bistable flip-flop (5) is connected to the second input of the third logic element AND (7), the output of the second logic element AND (6) is connected to the first input of the second bistable flip-flop uf 10) and the output of the third logic element AND (7) is connected to the first input of the third bistable flip-flop (11), while the outputs of the first and second monostable multivibrator (8) are connected to the second input of the second and third bistable flip-flops (10, 11). , 9).

2. The connection according to point 1 marked by. that

CS 266 933 B1 the second and third bistable flip-flops (10,11) are equally formed by four NAND logic elements and two inverters interconnected, for the case of the second bistable flip-flop (10) so that the output of the second logic element (6) is connected simultaneously to the first input of the first NAND logic element (14) and the input of the first inverter (12), the output of which is connected to the first input of the second NAND logic element (15), the second input of which is connected to the output of the first monostable multivibrator (8) at the same time to the input of the second inverter (13), whose output is connected to the second input of the first NAND logic element (14), the output of the first NAND logic element (14) is connected to the first input of the third NAND logic element (16), the output of the fourth NAND logic element (17) is connected, the second input of which is the output of the second NAND logic element (15) to the first input of the fourth NAND logic element (17) the output of the third NAND logic element (16) is connected an early positive output of this second bistable flip-flop (10).