CS269514B1

CS269514B1 - Zapojenie formátovača impulzov s časovou kompenzáciou pre testery integrovaných obvodov

Info

Publication number: CS269514B1
Application number: CS872775A
Authority: CS
Inventors: Lubomir Ing Burian; Jozef Ing Csc Chamraz; Bedrich Ing Csc Sindelar
Original assignee: Lubomir Ing Burian; Jozef Ing Csc Chamraz; Sindelar Bedrich
Priority date: 1987-04-21
Filing date: 1987-04-21
Publication date: 1990-04-11
Also published as: CS277587A1

Description

Vynález sa týká zapojenia formátovača impulzov s časovou kompenzáciou pře testery integrovaných obvodov, ktorá umožňuje jednoduchá a technickými parametrami výhodná realizáciu štrnástich rozličných formátovacích módov s kompenzáciou .zmien oneskorenia pri znané módu pře ádaje z generátora testovacej postupnosti prechádzajúce cez pinelektroniku na testovaný integrovaný obvod.

Doteraz známe riešenia podobných formátovačov impulzov bud využívali štandartné obvodové celky a integrované obvody, čo vedie k neásporným riešeniam s menším technickým a ekonomickým áčinkom, alebo nemajá dostatočný počet rozličných formátovacích módov, ktorý umožňuje efektivnejžie využivanie technických aj programových prostriedkov testera. V uvedených riešeniach taktiež nebol komplexně riešený problém časovej kalibrácie každého kanálu.

Uvedené nevýhody odstraňuje zapojenie formátovača impulzov s časovou kompenzáciou pre testery integrovaných obvodoch VL§podla vynálezu vhodného na realizáciu pomocou hradlových poli ECL, podstata ktorého spočívá v tom, že na vstup prijimačov ádajov je připojený výstup obvodov postupného spracovania ádajov generátora testovacej postupnosti.

Na vstup prijimačov časových fáz je připojený výstup programovatelného přepínače fáz časovacieho generátora, na vstup prijimačov riadenia je připojený výstup MODE-registra bloku riadenia pinelektroniky a na vstup prijimača invertu je připojený výstup INVERT-registra bloku riadenia pinelektroniky. Výstupy prijimača ádajov vedie na prvý vstup formátovača s časovou kompenzáciou, výstup prijimačov časovačích fáz je přivedený na druhý vstup formátovača s časovou kompenzáciou. Výstupy formátovača sá připojené na údajové vstupy multiplexers s časovou kompenzáciou a taktiež výstupy obvodov trvalých logických úrovní sú přivedené na údajové vstupy multiplexera· Výstup prijimačov riadenia je připojený na riadiaci vstup multiplexera s časovou kompenzáciou. Údajový výstup multiplexers vedie ns vstup budiče s invertorom. Výstup prijímsča inyertu je připojený na rísdiaci vstup budiča s invertorom. Výstup budičs s inve torom je vedený ns progrsmova- < telnu oneskorovaciu linku časovej kalibrácie.

Prednosfou zapojenia formátovača impulzov s časovou kompenzáciou podlá vynálezu je, že v zapojení sú použité optimalizované funkčně obvodové celky, čím sa dosahuje minimalizácia obvodových prostriedkov a zjednodušenie aplikácie najmě v případe, že celý obvodový systém formátovača impulzov je realizovaný v jednom íntegrovanom obvode na báze hradlových poli. Oalšou prednosfou zapojenia je použítie rýchlej ECL-technológie v danom hradlovom poli, čim sa zmenšuje oneskorenie signálu prí přechode obvodovým systémom a minimalizuju sa rozdiely v oneskorenl jednotlivých módov činnosti formátovača impulzov.

Použitie obvodového systému podía vynálezu vo formě jedného integrovaného obvodu na báze hradlových poli prináša efekt zlepšenia technických vlastností výsledného produktu a ekonomický efekt vyplývajúci zo zníženia výrobných nákladov.

Zapojenie formátovača impulzov s časovou kompenzacioupre testery integrovaných obvodov podlá vynálezu je zobrazené na priloženom výkrese.

V konkrétnom případe je formátovač impulzov s časovou kompenzáciou realizovaný tak, že na vstup 11 prijimačov údajov 2. je připojený výstup obvodov postupného .spracovania údajov generátora testovacej postupnosti, na vstup 21 prijimačov časovačích fáz 2 je přivedený výstup programovatelného prepínača fáz časovacieho generátora, na vstup 31 prijimačov riadenia 3 vedie výstup MODE-registra bloku riadenia pinelektroniky a taktiež na vstup 41 prijimača invertu 4· vedie výstup INVERT - registra bloku riadenia pinelektroniky, pričom výstup 12 prijimačov údajov 2 je připojený na prvý vstup 51 formátovača s časovou kompenzáciou a výstup 22 prijimačov časovačích fáz 2 na druhý vstup 52 formátovača s časovou kompenzáciou 5, výstup 53 formátovača 5 je připojený na prvý údajový vstup 71 multiplexera s časovou kompenzáciou 2» výstup 54 na druhý údajový vstup 72» výstup 55 na třetí údajový vstup 73, výstup 56 na štvrtý údajový vstup 74,

CS 269514 Bl výstup 57 na platy údajový vstup 75 a výstup 58 na Siesty údajový vstup 76, pričom na sledmy údajový vstup 77 multiplexera s časovou kompenzáciou 2 je připojený prvý výstup 61 obvodov trvalých logických úrovni 6 a na osmy údajový vstup 78 druhý výstup 62, okrem toho na riadiaci vstup 79 multiplexera s Časovou kompenzáciou 7 vedla výstup .33 prijimačov riadenia 3 a výstup 710 multiplexera 2 J^e připojený na vstup 81 budiče s invertorom 8, výstup 42 prijimača invertu 4 je přivedený na riadiaci vstup 82 budiča s invertorom 8 a jeho výstup 83 vedie na vstup programovatelnej oneskorovacej linky.

Prijimače údajov 1^ vytvárajú impulzy vedené cez obvody postupného spracovania údajov z generátora testovacej postupnosti na vstup 11 a tieto sú dalej vedené z výstupu 12 na prvý vstup 51 formátovača s časovou kompenzáciou Ji. Prijimače časovacich féz 2 zase přijmu a vytvárajú impulzy časovacich fáz, ktoré sú vedené cez programovatelný přepínač fáz z časovacieho generátora na vstup 21. Z výstupu 22 idú impulzy časovacich fáz na druhý vstup 52 formátovača s časovou kompenzáciou 5>. Výstup z MODE - registra je po přechode prijimačov riadenia 3 přivedený z výstupu 32 na riadiaci vstup 79 multiplexera s časovou kompenzáciou 2 a určuje selektovanie jednoho z osmých základných módov formátovania na výstup 710 multiplexera 7\ Formátovač s časovou kompenzáciou E> na báze sekvenčných a kombinačných obvodov realizuje a na výstupy podává následovně mody formátovania) a/ tzv. “bez návratu na nulu (NON RETURN TO ZERO - NRZ) s použitím fázy Τβ, ktorý je vedený z výstupu 53 formátovača í> na vstup 71 multiplexera 7, b/ “bez návratu na nulu (NRZ) s použitím fázy TGX“, ktorý je vedený z výstupu 54 na vstup 72, c/ “s návratom na nulu (RETURN TO ZERO - RZ) s použitím fázy TGX“, ktorý je vedený z výstupu 55 na vstup 73, d/ s návratom na nulu (RZ) pre invertované údaje s použitím fázy TGX, ktorý je vedený z výstupu 56 na vstup 74, e/ výhradný súčet (EXCLUSIVE OR - XOR) s použitím fázy TGX, ktorý je vedený z výstupu 57 na vstup 75, f/ multiplexovanie dvoch údajov (MULTIPLEX - RETURN TO ZERO - MUX - RZ) s použitím dvoch fáz TGX a TGY, ktorý je vedený z výstupu 58 formátovača s časovým kompenzátorom 5 na vstup 75 multiplexera _7. Posledně dva základné módy realizujú obvody stálých logických úrovni tzv. trvalá nula (PERMANENT LOGIC ZERO - PLO), ktorý je z výstupu 61 obvodov stálých logických úrovní 6 vedený na vstup 77 multiplexera s časovou kompenzáciou 7 a tzv. trvalá jednotka (PERMANENT LOGIC ONE - PLO) vedená z výstupu 62 na vstup 78 multiplexera 2· Výstup 710 multiplexera s časovou kompenzáciou 2 J^c připojený na vstup 81 budiča s invertorom j}, ktorý vysiela sformátované údaje cez výstup 83 na vstup oneskorovacej linky a daléj do pinelektroniky bud v priamej forme (8 základných módov) alebo údaje budu invertované a tým sa vytvára dalších 8 odvedených módov formátovania: bez návratu na jednotku (NON RETURN TO ONE - NRO) s TG 0, resp. s TGX, s návratom na jednotku (RETURN TO ZERO - RG) s TGX, resp. pre invertované údaje s TGX, logická zhoda (LOGIC COINCIDENCE - LOC) s TGX, invertované multiplexovanie dvoch údajov (INVERT MUX - RZ) s TGX a TGY a duplicitně módy PLO a PLZ.

Vynález nájde uplatnenie v testeroch integrovaných obvodov VLSI s velkým počtom testovacích kanálov.

Claims

PREDMET VYNÁLEZU

Zapojenie formátovača impulzov s časovou kompenzáciou pře testery integrovaných obvodov vyznačujúce sa tým, že na vstup (11) prijimačov údajov (1) je připojený výstup obvodov postupného spracovania údajov generátora testovacej postupnosti, na vstup (21) prijimačov časovacich fáz (2) je připojený výstup programovatelného prepínača fáz časp vacleho generátore na vstup (31) prijimačov riadenia (3) je přepojený výstup MODE; registra bloku riadenia pinelektroniky a taktiež na vstup (41) prijímača invertu (4) výstup INVERT - registra bloku riadenia pinelektroniky, pričom výstup (12) prijlmačov údajov (1) je připojený na prvý vstup (51) formátovača s časovou kompenzáciou (5) a výstup (22) prijlmačov časovačích fáz (2) na. druhý vstup (52) formátovača s časovou kompenzáciou (5), výstup (53) formátovača (5) je připojený na prvý údajový vstup (71) multiplexers s časovou kompenzáciou (7), výstup (54) na druhý údajový vstup (72), výstup (55) na třetí údajový vstup (73), výstup (56) na štvrtý údajový vstup (74), výstup (57) na platy údajový vstup (75) a výstup (58) na Siesty údajový vstup (76), pričom na siedmy údajový vstup (77) multiplexera s časovou kompenzáciou (7) je připojený prvý výstup (61) obvodov trvalých logických úrovni (6) a na osmy údajový vstup (78) druhý výstup (62), okrem toho na rladiaci vstup (79) multiplexera s časovou kompenzáciou (7) vedle výstup (33) prijlmačov riadenia (3) a výstup (710) multiplexera (7) je připojený na vstup (81) budiča s invertorom (8), výstup (42) prijimača invertu (4) je připojený na rladiaci vstup (82) budiča s invertorom (8) a jeho výstup (83) na vstup programovatelné) oneskrovacej linky.