CS270270B1

CS270270B1 - Connection of amplifier with variable gain

Info

Publication number: CS270270B1
Application number: CS872033A
Authority: CS
Inventors: Jan Ing Csc Bydzovsky
Original assignee: Bydzovsky Jan
Priority date: 1987-03-25
Filing date: 1987-03-25
Publication date: 1990-06-13
Also published as: CS203387A1

Abstract

Zapojení se týká zesilovače s proměnným zesílením, který je Vhodný pro zpracováni analogových napětí, která jsou dále převáděna pomooí analogově číslicového převodníku do číslicového tvaru. Zesílení se nastavuje automaticky v definovaných krooíoh tak, aby bylo optimálně využito rozpětí analogově číslicového převodníku. Převedené napětí Je zpraoováno pomooí mikropočítače. Do mikropočítače je dále přenáěen čislioový údaj o velikosti zesílení.The connection concerns an amplifier with variable gain, which is suitable for processing analog voltages, which are further converted into digital form by an analog-to-digital converter. The gain is set automatically in defined steps so that the range of the analog-to-digital converter is optimally used. The converted voltage is processed by a microcomputer. Numerical data on the magnitude of the gain is further transmitted to the microcomputer.

Description

Vynález ae týká zapojení zesilovače s proměnným zesílením,používaného při zpracování vstupních signálů, které jsou dále pomocí analogové číslicového převodníku převáděny na číslicový tvar a dále se číslicové údaje zpracovávají pomocí mikropočítače.The invention relates to the connection of a variable gain amplifier used in the processing of input signals, which are further converted into digital form by means of an analog-to-digital converter and the digital data are further processed by means of a microcomputer.

Dosud běžně vyráběné analogově číslicové převodníky zpracovávají vstupní napětí pouze v určitém rozpětí, například 0 - 10V, nebo 0 - IV. Protože výstupní napětí ze snímacích čidel se pohybují v Širokém rozpětí od milivoltů do jednotek voltu je zapotřebí před analogové číslicový převodník zapojit tzv. normalizační zesilovač, který zesílí vstupní napětí na velikost, kterou může zpracovat analogově číslicový převodník. V systémech pro zpracování dat se normalizační zesilovač řeSí často jako zesilovač s programově řízeným zesílením. Po zapnutí mikropočítače se nastaví zesílení programově řízeného zesilovače z výstupu mikropočítače tak, aby vstupní napětí bylo zesíleno na hodnotu, která odpovídá vstupnímu rozsahu analogově číslicového převodníku. Nevýhodou stávajícího řoSení je to, že je zapotřebí vždy předem znát velikost vstupního napětí, která se zesiluje pomocí programově řízeného zesilovače. V řadě případů, například u kapacitních můstkových snímačů, u induktivních snímačů polohy, fotoelektriokýoh snímačů a dalších se velikost vstupního napětí může pohybovat v rozmezí až dvou řádů. V případě, že je nastaveno malé zesílení programově řízeného zesilovače, není plně využíván rozsah analogově číslicového převodníku. V případě velkého zesílení pak při velkých vstupníoh napětích dojde k přebuzení programově řízeného zesilovače.So far, commonly manufactured analog-to-digital converters process input voltages only in a certain range, for example 0 - 10V, or 0 - IV. Since the output voltages from the sensors range in a wide range from millivolts to units of volts, it is necessary to connect a so-called normalizing amplifier before the analog-to-digital converter, which amplifies the input voltage to a value that the analog-to-digital converter can process. In data processing systems, the normalizing amplifier is often designed as an amplifier with program-controlled amplification. After the microcomputer is turned on, the amplification of the program-controlled amplifier is set from the microcomputer output so that the input voltage is amplified to a value that corresponds to the input range of the analog-to-digital converter. The disadvantage of the existing solution is that it is always necessary to know in advance the magnitude of the input voltage, which is amplified using the program-controlled amplifier. In many cases, for example, with capacitive bridge sensors, inductive position sensors, photoelectric sensors and others, the input voltage can vary in the range of up to two orders of magnitude. If the gain of the program-controlled amplifier is set to a low value, the range of the analog-to-digital converter is not fully utilized. If the gain is set to a high value, the program-controlled amplifier will overexcite at high input voltages.

Výše uvedené nedostatky jsou odstraněny zapojením zesilovače s proměnným zesílením podle vynálezu, Jehož podstata spočívá v tom, že známé zapojení operačního zesilovače, kde mezi výstupem a invortujíoím vstupem Jsou zapojeny alespoň dvě kombinace zpětnovazebních odporů a k nim v sérii zapojených zpětnovazebních tranzistorů Je doplněno o logaritmický zesilovač a komparátory. Na neinvertujíoí vstup prvního operačního zesilovače je připojena svorka vstupního napětí, která Je současně připojena na vstup logaritmického zesilovače. Výstup logaritmického zesilovače je připojen na první 'vstupy alespoň dvou komparátorů, na jejichž druhé vstupy Jsou připojeny svorky referenčního napětí. Výstupy komparátorů Jsou přivedeny Jednak na báze zpětnovazebních tranzistorů, Jednak přes vazební obvod připojeny na datovou sběrnici mikropočítače a dále Jsou výstupy komparátorů přivedeny na pomocný součtový člen. Výstup pomocného součtového členu Je přiveden na vstup adresového dekodéru, který je připojen na adresovou sběrnioi. Výstupy adresového dekodéru Je adresován vazební obvod a analogově číslicový převodník, na Jehož další vstup Je připojen výstup prvního operačního zesilovače. Analogově číslicový převodník Je ovládán z řídioí sběrnice mikropočítače a je připojen na datovou sběrnici mikropočítače.The above-mentioned shortcomings are eliminated by connecting an amplifier with variable gain according to the invention, the essence of which lies in the fact that the known connection of an operational amplifier, where at least two combinations of feedback resistors are connected between the output and the inverting input and feedback transistors connected to them in series, is supplemented with a logarithmic amplifier and comparators. An input voltage terminal is connected to the non-inverting input of the first operational amplifier, which is simultaneously connected to the input of the logarithmic amplifier. The output of the logarithmic amplifier is connected to the first inputs of at least two comparators, to the second inputs of which reference voltage terminals are connected. The outputs of the comparators are fed, firstly, to the bases of the feedback transistors, secondly, via a coupling circuit, to the data bus of the microcomputer, and further, the outputs of the comparators are fed to an auxiliary summing element. The output of the auxiliary summation element is fed to the input of the address decoder, which is connected to the address bus. The outputs of the address decoder are addressed to the coupling circuit and the analog-to-digital converter, to whose other input the output of the first operational amplifier is connected. The analog-to-digital converter is controlled from the control bus of the microcomputer and is connected to the data bus of the microcomputer.

Tímto zapojením zesilovače se podle velikosti vstupního napětí mění skokově v určitých stupních zesílení tak, aby nemohlo dojít k přebuzení zesilovače.By connecting the amplifier in this way, the input voltage changes stepwise in certain stages of amplification, so that the amplifier cannot be overexcited.

Na výkresech Je na obr. 1 znázorněno blokové schéma zapojení zesilovače s proměnným zesílením pro případ, že mezi výstupem a invertujíoím vstupem operačního zesilovače Jsou paralelně zapojeny tři kombinace zpětnovazebních odporů a zpětnovazebních tranzistorů, na obr. 2a Je uvedena přenosová charakteristika (tj. závislost výstupního napětí U3 na vstupním napětí U1) logaritmického zesilovače a na obr. 2b závislost zesílení zapojení podle vynálezu na velikosti vstupního napětí U1.In the drawings, Fig. 1 shows a block diagram of a variable gain amplifier circuit for the case where three combinations of feedback resistors and feedback transistors are connected in parallel between the output and the inverting input of the operational amplifier, Fig. 2a shows the transfer characteristic (i.e. the dependence of the output voltage U3 on the input voltage U1) of the logarithmic amplifier, and Fig. 2b shows the dependence of the gain of the circuit according to the invention on the magnitude of the input voltage U1.

Vstupní napětí U1 ze a. naoího čidla se přivádí na neinvertujíoí vstup prvního operačního zesilovače AI. Mezi výstupem a invertujíoím vstupem prvního operačního zesilovaěe AI jsou paralelně zapojeny tři kombinace zpětnovazebních odporů a zpětnovazebníoh unipolárníoh tranzistorů, přičemž zpětnovazební odpor R1 je zapojen v sérii s tranzistorem T1. odpor R2 a tranzistorem T2 a odpor R3 s tranzistorem T3. Paralelně Je možno zapojit libovolný počet (nejméně dvě) sériových kombinací zpětnovazebních odporů a unipolárních tranzistorů. Zesílení operačního zesilovače A1 Je určeno velikostí odporu ve zpětné vazbě, přičemž mezi výstupem a invertujíoím vstupem operačního zesilovače A1 Je zapojen základní zpětnovazební odpor R10, který urěuje zesílení pro případ, kdy Jsou zpětnovazební tranCS 270 270 B1 zistory T1, T2_t T3 vypnuty. Vstupní napětí U1 se dále přivádí na neinvestující vstup druhého operačního zesilovače A2, v jehož zpětné vazbě je paralelně zapojen pomocný zpětnovazební odpor R30 a kombinace zpětnovazebního odporu R20 v sérii s bipoláraím tranzistorem T10. Tímto zapojením tvoří druhý operační zesilovač A2 logaritmický zesilovač L, vykazující logaritmickou přenosovou charakteristiku, tzn. že výstupní napětí U3 Je logaritmem vstupního napětí UI. K výstupu logaritmického zesilovače L Jsou připojeny vstupy 11. 21. 31 komparátorů K1. K2. K3.Výstupní napětí logaritmického zesilovače se porovnává pomocí komparátorů s referenčním napětím U10. U20, U30. Komparátory K1. K2, K3 svými výstupy zapínají zpětnovazební tranzistory T1. T2. T3 prvního operačního zesilovače A1. Pomocí tranzistorů TI. T2, T3 se zapínají zpětnovazební odpory RI., R2, R3. a tím se mění velikost zesílení zesilovače AI. Zesílení tohoto zesilovače se mění skokově a Jeho změna je určena velikostí zpětnovazebních odporů R1. R2. R3. Při dosažení výstupního napětí U3 logaritmického zesilovače L referenčního napětí U10 Je pomocí komparátorů K1 zapnut zpětnovazební tranzistor T1 a zmenší se zesílení operačního zesilovače AI. Dosáhne-li výstupní napětí U3 hodnoty referenčního napětí U20 Je z výstupu komparátorů K2 zapnut zpětnovazební tranzistor T2. Zpětnovazební tranzistor TI zůstává zapnutý. Při zapnutí tranzistoru T2 Jsou paralelně k základnímu zpětnovazebnímu odporu R10 připojeny zpětnovazební odpory R1. R2 a zesílení je dále zmenšeno. Při dosažení výstupního napětí U3 z logaritmického zesilovače L hodnoty referenčního napětí U30 zapíná tranzistor T3 a zmenšuje se dále zesílení prvního operačního zesilovače AI (viz obr. 2b). Výstupy komparátorů K1, K2, K3 Jsou připojeny na vstupy vazebního obvodu VO, přes který se přenáěí údaj o stavu sepnutí výstupů komparátorů, tedy i o velikosti na datovou sběrnici PS mikropočítače. Výstupy komparátorů K1, K2, K3 jsou dále přivedeny na pomocný součtový člen S, Jehož výstup je přiveden na vstup adresového dekodéru AD a blokuje výstup tohoto dekodéru v případě, kdy dochází k zapínání zpětnovazebních tranzistorů T1. T2. T3. tj. v okamžiku, kdy se mění zesílení prvního operačního zesilovače Λ1. Výstupní napětí U2 tohoto zesilovače AI se přivádí na vstup analogově číslicového převodníku ADC. Převodník převede vstupní analogové napětí U2 na číslicový tvar. Převodník je ovládán z řídicí sběrnice RS mikropočítače a Je adresován stejně jako vazební obvod VO pomocí adresového dekodéru AD. Adresový dekodér AD je připojen na adresovou sběrnici AS mikropočítače.The input voltage U1 from the a. our sensor is fed to the non-inverting input of the first operational amplifier AI. Three combinations of feedback resistors and feedback unipolar transistors are connected in parallel between the output and the inverting input of the first operational amplifier AI, with the feedback resistor R1 connected in series with the transistor T1. resistor R2 and the transistor T2 and resistor R3 with the transistor T3. Any number (at least two) of series combinations of feedback resistors and unipolar transistors can be connected in parallel. The gain of the operational amplifier A1 is determined by the size of the feedback resistance, with the basic feedback resistor R10 connected between the output and the inverting input of the operational amplifier A1, which determines the gain for the case when the feedback transistors T1, T2 _and T3 are turned off. The input voltage U1 is then fed to the non-inverting input of the second operational amplifier A2, in whose feedback is connected in parallel an auxiliary feedback resistor R30 and a combination of feedback resistor R20 in series with a bipolar transistor T10. By this connection, the second operational amplifier A2 forms a logarithmic amplifier L, exhibiting a logarithmic transfer characteristic, i.e. the output voltage U3 is the logarithmic of the input voltage UI. The inputs 11. 21. 31 of comparators K1. K2. K3 are connected to the output of the logarithmic amplifier L. The output voltage of the logarithmic amplifier is compared using comparators with a reference voltage U10. U20, U30. Comparators K1. K2, K3 turn on the feedback transistors T1. T2. T3 of the first operational amplifier A1 with their outputs. Using transistors TI. T2, T3 the feedback resistors RI., R2, R3. are switched on and thus the gain of the amplifier AI changes. The gain of this amplifier changes stepwise and Its change is determined by the size of the feedback resistors R1. R2. R3. When the output voltage U3 of the logarithmic amplifier L reaches the reference voltage U10, the feedback transistor T1 is switched on using the comparators K1 and the gain of the operational amplifier AI is reduced. When the output voltage U3 reaches the value of the reference voltage U20, the feedback transistor T2 is switched on from the output of the comparators K2. The feedback transistor TI remains switched on. When the transistor T2 is switched on, the feedback resistors R1. R2 are connected in parallel to the basic feedback resistor R10 and the gain is further reduced. When the output voltage U3 from the logarithmic amplifier L reaches the value of the reference voltage U30, the transistor T3 is turned on and the gain of the first operational amplifier AI is further reduced (see Fig. 2b). The outputs of the comparators K1, K2, K3 are connected to the inputs of the coupling circuit VO, through which the data on the switching state of the comparator outputs, i.e. the magnitude, is transmitted to the data bus PS of the microcomputer. The outputs of the comparators K1, K2, K3 are further fed to the auxiliary summing element S, whose output is fed to the input of the address decoder AD and blocks the output of this decoder in the case when the feedback transistors T1. T2. T3 are turned on, i.e. at the moment when the gain of the first operational amplifier Λ1 changes. The output voltage U2 of this amplifier AI is fed to the input of the analog-to-digital converter ADC. The converter converts the input analog voltage U2 to a digital form. The converter is controlled from the control bus RS of the microcomputer and is addressed in the same way as the coupling circuit VO using the address decoder AD. The address decoder AD is connected to the address bus AS of the microcomputer.

Claims

Circuitry of an amplifier with variable gain, in particular for processing input signals, which are further converted into digital form and processed by a microcomputer, where at least two combinations of feedback transistors are connected in parallel between the output and the inverting input of the first operational amplifier, such that the first feedback resistor is connected in series with the first transistor and the second feedback resistor with the second transistor, a basic feedback resistor is connected between the output of the first operational amplifier and its inverting input, characterized in that a terminal (U1) of the input voltage is connected to the non-inverting input of the first operational amplifier (A1) Jo, which is simultaneously connected to the input of a logarithmic amplifier (l), to whose output the first inputs (11, 21) of at least two comparators (K1, K2) are connected, to whose second inputs (12, 22) the terminals (U1O, U20) of the reference voltage are connected, and the outputs of the comparators (K1, K2) They are connected to the feedback transistors (TI, T2) and to the data bus (DS) of the microcomputer via a coupling circuit (VO). The outputs of the comparators (KI, K2) are connected to an auxiliary summing element (s), whose output is connected to the input of the address decoder (AD), which is connected to the address bus (AS). The outputs of the address decoder (AD) address the coupling circuit (VO) and the analog-to-digital converter (ADC), to whose other input the output of the first operational amplifier (Al) is connected. The analog-to-digital converter (ADC) is controlled from the control bus (RS) of the microcomputer and is connected to the data bus (DS) of the microcomputer.