CS270329B1

CS270329B1 - Electronic Time Programmer Involvement

Info

Publication number: CS270329B1
Application number: CS883180A
Authority: CS
Inventors: Radovan Ing Rehak
Original assignee: Rehak Radovan
Priority date: 1988-05-11
Filing date: 1988-05-11
Publication date: 1990-06-13
Also published as: CS318088A1

Abstract

Zapojení se. týká časového programování funkce libovolného systému, vyžadujícího digitální i analogové vstupní signály. Elektronický časový programátor je tvořen integrovanými hodinami, programovým blokem, komparátorem, posuvným registrem, dvěma čítači, digitálně analogovým převodníkem a příslušnými pomocnými obvody. Zapojení umožňuje vysokou funkční variabilitu a činnost i při výpadku sítového napětí včetně odměřování doby trvání tohoto výpadku. Zapojení je možno využít všude tam, kde je potřeba opakovaně zajistit určitý časový průběh technologického procesu, je-li příslušné technologické zařízení ovladatelné elektrickými digitálními a analogovými signály.The connection. concerns the time programming of the function of any system requiring digital and analog input signals. The electronic time programmer consists of an integrated clock, a program block, a comparator, a shift register, two counters, a digital-to-analog converter and the relevant auxiliary circuits. The connection allows for high functional variability and operation even in the event of a power outage, including measuring the duration of this outage. The connection can be used wherever it is necessary to repeatedly ensure a certain time course of the technological process, if the relevant technological device is controllable by electrical digital and analog signals.

Description

Vynález se týká zapojení elektronického časového programátoru a řeší časové programování funkce libovolného systému, vyžadujícího digitální i analogové vstupní signály.The invention relates to the connection of an electronic time programmer and solves the time programming of the function of any system requiring both digital and analog input signals.

Dosud používaná zapojení pro programování funkce systému v závislosti na čase Jsou značné složitá, což znemožňuje jejich používání v Jednodušších systémech a snižuje spolehlivost zařízení.The circuits used so far for programming system functions as a function of time are quite complex, which makes their use in simpler systems impossible and reduces the reliability of the device.

Uvedené nevýhody odstraňuje zapojení elektronického časového programátoru podle vynálezu. Podstata vynálezu spočívá v tom, že výstupní sběrnice programového bloku, na Jehož vstupu Jsou připojeny ovládací prvky, Je připojena ně první vstup komparátoru. Na druhý vstup komparátoru Je připojena výstupní sběrnice AS hodin. Výstup komparátoru Je připojen Jednak na vstup R hodin, Jednak na první vstup hradla. Druhý vstup tohoto hradla Je napojen přes obvod blokování na ovládací prvek, a Jeho výstup Je připojen na vstup CL· posuvného registru. Výstupy posuvného registru Jsou připojeny Jednak na zobrazovač, Jednak na vstupy daléího hradla, Jehož výstup Je připojen současně na vstup G blokovacího obvodu, na vstup R druhého čítače a na první vstup hradla. Výstup S hodin Je spojen se vstupem CL· prvního čítače, Jehož vstup R Je propojen současně se vstupní svorkou a se třetím vstupem hradla. Výstup QN prvního čítače Je připojen zároveň na vstup G prvního čítače a na druhý vstup hradla, Jehož výstup Je napojen na vstup G hodin, část výstupní sběrnice AS hodin Je dále připojena na vstup CL druhého čítače, Jehož výstup Je napojen na vstup D digitálně analogového převodníku. Výstup tohoto převodníku Je připojen na první vstup zesilovače, Jehož výstup Je připojen na výstupní svorku, při-, čemž vstup UR převodníku a druhý vstup zesilovače Jsou Jednotlivě připojeny k výstupům referenčního zdroje.The above disadvantages are eliminated by the electronic time programmer according to the invention. The essence of the invention lies in the fact that the output bus of the program block, to whose input the control elements are connected, is connected to the first input of the comparator. The output bus AS of the clock is connected to the second input of the comparator. The output of the comparator is connected first to the input R of the clock, and second to the first input of the gate. The second input of this gate is connected via the blocking circuit to the control element, and its output is connected to the input CL of the shift register. The outputs of the shift register are connected first to the display, and second to the inputs of another gate, whose output is connected simultaneously to the input G of the blocking circuit, to the input R of the second counter and to the first input of the gate. The output S of the clock is connected to the input CL of the first counter, whose input R is connected simultaneously to the input terminal and to the third input of the gate. The output QN of the first counter is connected simultaneously to the input G of the first counter and to the second input of the gate, whose output is connected to the input G of the clock, a part of the output bus AS of the clock is further connected to the input CL of the second counter, whose output is connected to the input D of the digital-to-analog converter. The output of this converter is connected to the first input of the amplifier, whose output is connected to the output terminal, while the input UR of the converter and the second input of the amplifier are individually connected to the outputs of the reference source.

Hlavními výhodami popisovaného zapojení Jsou Jednoduchost, vysoká funkční variabilita daná vysokým stupněm integrace centrálního hodinového obvodu a činnost programátoru i při výpadku sítě. Schema zapojení podle vynálezu Je na výkresu.The main advantages of the described circuit are simplicity, high functional variability given by the high degree of integration of the central clock circuit and the operation of the programmer even in the event of a power failure. The circuit diagram according to the invention is shown in the drawing.

Výstupní sběrnice programového bloku DS, na Jehož vstupy Jsou připojeny ovládací prvky SA 1 a SA 2, Je připojena na první vstup komparátoru IK. la druhý vstup komparátoru ΓΚ Je připojena výstupní sběrnice AS hodin DL. Výstup komparátoru IK Je připojen zároveň na vstup R hodin DL a na první vstup hradla DA 1. Jehož druhý vstup Je napojen přes obvod IS blokování na ovládací prvek SB 1. Výstup hradla DA 1 Je připojen na vstup CL posuvného registru DG, jehož výstupy jsou připojeny současně na zobrazovač HL a na vstupy hradla PA 2. Výstup hradla PA 2 Je připojen současně na vstup G obvodu PH blokování, na vstup ^čítače CT 2 a na první vstup hradla DB. Výstup S hodin DL je spojen se vstupem .CL-čítače DT 1, - jehož vstup R je propojen současně se svorkou XS a se třetím vstupem hradla DB. Výstup QN čítače ΠΓ 1 Je připojen zároveň na vstup G téhož čítače DR 1 a na druhý vstup hradla DB, Jehož výstup je napojen na vstup G hodin DL. Sást výstupní sběrnice AS hodin DL Je připojena na vstup CL· čítače, DT 2, Jehož výstup Je napojen na vstup D digitálně analogového převodníku DAC. Výstup tohoto převodníku DAC je připojen na první vstup zesilovače NA, Jehož výstup je připojen na svorku XS 2. Vstup UR převodníku ->AC a druhý vstup zesilovače NA jsou Jednotlivě připojeny k výstupům referenčního zdroje GU. ·The output bus of the program block DS, to whose inputs the control elements SA 1 and SA 2 are connected, is connected to the first input of the comparator IK. The output bus AS of the clock DL is connected to the second input of the comparator ΓΚ. The output of the comparator IK is connected simultaneously to the input R of the clock DL and to the first input of the gate DA 1. The second input of which is connected via the IS blocking circuit to the control element SB 1. The output of the gate DA 1 is connected to the input CL of the shift register DG, the outputs of which are connected simultaneously to the display HL and to the inputs of the gate PA 2. The output of the gate PA 2 is connected simultaneously to the input G of the PH blocking circuit, to the input of the ^counter CT 2 and to the first input of the gate DB. The output S of the clock DL is connected to the input .CL-counter DT 1, - whose input R is connected simultaneously to the terminal XS and to the third input of the gate DB. The output QN of the counter ΠΓ 1 is connected simultaneously to the input G of the same counter DR 1 and to the second input of the gate DB, whose output is connected to the input G of the clock DL. A part of the output bus AS of the clock DL is connected to the input CL of the counter, DT 2, whose output is connected to the input D of the digital-to-analog converter DAC. The output of this converter DAC is connected to the first input of the amplifier NA, whose output is connected to the terminal XS 2. The input UR of the converter ->AC and the second input of the amplifier NA are individually connected to the outputs of the reference source GU.

Funkce zapojení časového programátoru podle vynálezu spočívá v rom, že digitální časový údaj na výstupní sběrnici hodin DL je průběžně porovnáván s údajem z programového bloku DS. Při dosažení Jednotlivých časů, předvolených ovládacími prvky SA 1 a SA 2, výstupní impuls z komparátoru IK jednak vynuluje hodiny X, Jednak posune registr RG o Jeden bit, čímž se nastartuje další programový úsek.The function of the time programmer circuit according to the invention consists in the fact that the digital time data on the clock output bus DL is continuously compared with the data from the program block DS. When the individual times, pre-selected by the control elements SA 1 and SA 2, are reached, the output pulse from the comparator IK first resets the clock X, and secondly shifts the register RG by one bit, thereby starting the next program section.

2. CS 270329 Bl2. CS 270329 Bl

První programový úsek se startuje ovládacím prvkem SB 1, Jehož funkce Je pak po celou dobu běhu programu zablokována obvodem DH. Blokovací signál Je získáván z výstupu hradla PA 2 na základě vyhodnocení kombinace stavu výstupů registru RG, a kde dále využíván pro blokování chodu DL a čítače DT 2.The first program section is started by the control element SB 1, whose function is then blocked by the DH circuit for the entire duration of the program run. The blocking signal is obtained from the output of the gate PA 2 based on the evaluation of the combination of the state of the outputs of the register RG, and is further used to block the operation of DL and the counter DT 2.

Čítač DT 1 slouží pro odměřování doby absence sítového napětí. Po dosažení přípustné doby · výpadku sítě se signálem z výstupu QN čítače CT 1 zablokují Jak hodiny X, tak i sám čítač CT 1. ,The DT 1 counter is used to measure the time of absence of mains voltage. After reaching the permissible mains failure time, the signal from the QN output of the CT 1 counter blocks both the X clock and the CT 1 counter itself. ,

Čítač CT 2 Je zařazen ve funkci generátoru digitálního údaje pro digitálně analogový převodník DAC. Výstupní analogový signál z převodníku DAC Je upraven na požadovaný výstupní rozsah zesilovačem NA. Referenční zdroj GU slouží jednak pro převodník DAC, jednak pro posuv výstupního napětí zesilovače NA.Counter CT 2 is included in the function of a digital data generator for the digital-to-analog converter DAC. The output analog signal from the DAC is adjusted to the required output range by the NA amplifier. The reference source GU serves both for the DAC converter and for shifting the output voltage of the NA amplifier.

Claims

The connection of an electronic time programmer, characterized in that the output bus of the program block (DS), to whose inputs the control elements (SA 1) and (SA 2) are connected, is connected to the first input of the comparator (DK), to whose second input the output bus (AS) of the clock (DL) is connected, and the output of the comparator (IK) is connected, on the one hand, to the input (R) of the clock (DL) and on the other hand, to the first input of the gate (DA 1), the second input of which is connected via the blocking circuit (DH) to the control element (SB 1), while the output of the gate (DA 1) is connected to the input (CL) of the shift register (DG), the outputs of which are connected, on the one hand, to the display (HL) and on the other hand, to four inputs of the gate (DA 2), and the output of the gate (DA 2) is connected simultaneously to the input (G) of the blocking circuit (DH), to the input (R) of the counter (DT 2) and to the first input of the gate (DB); wherein the output (S) of the clock (DL) is connected to the input (OL) of the counter (DT 1), whose input (R) is connected simultaneously to the terminal (XS) and to the third input of the gate (DB), wherein the output (QN) of the counter (DT 1) is connected on the one hand to the input (G) of the counter (DT 1) and on the other hand to the second input of the gate (DB), whose output is connected to the input (G) of the clock (DL); wherein a part of the output bus (AS) of the clock (DL) is connected to the input (CL) of the counter (DT 2), whose output is connected to the input (D) of the digital-to-analog converter (DAC), whose output is connected to the first input of the amplifier (NA), whose output is connected to the terminal (XS 2), wherein the input (UR) of the converter (DAC) and the second input of the amplifier (NA) are individually connected to the outputs of the reference source (GU). .