CS270460B1 - Connection of transmitter of transmission system of binary information - Google Patents
Connection of transmitter of transmission system of binary information Download PDFInfo
- Publication number
- CS270460B1 CS270460B1 CS884492A CS449288A CS270460B1 CS 270460 B1 CS270460 B1 CS 270460B1 CS 884492 A CS884492 A CS 884492A CS 449288 A CS449288 A CS 449288A CS 270460 B1 CS270460 B1 CS 270460B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- whose
- logic element
- converter
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
Zapojeni sestává ze zdroje hodinových impulsů, desítkového a dvojkového čítače, převodníků, invertorů, logických členů a diodového kodéru. Zdroj hodinových impulsů je epojen s desítkovým čítačem spojeným s prvním převodníkem, který je spojen s dvojkovým čítačem a s prvním a druhým invertorem. Dvojkový čitač je epojen s druhým převodníkem, připojeným přes přizpůsobovací Invertory, svodové rezistory, pracovní logické členy a pracovní invertory k diodovému kodéru. První a druhý invertor jsou spojeny přes logické členy a rezistory s tranzistory napojenými na přenosové výstupy a napájecí svorky. Svodové rezistory jsou spojeny se vstupy binární informace.The circuit consists of a clock pulse source, a decimal and binary counter, converters, inverters, logic gates and a diode encoder. The clock pulse source is connected to a decimal counter connected to a first converter, which is connected to a binary counter and to the first and second inverters. The binary counter is connected to a second converter, connected via matching inverters, drain resistors, working logic gates and working inverters to a diode encoder. The first and second inverters are connected via logic gates and resistors to transistors connected to the transfer outputs and power terminals. The drain resistors are connected to the binary information inputs.
Description
Vynález ee týká zapojení vysílače přenosového systému binárních informací, obsahujícího zdroj hodinových impulsů, desítkový a dvojkový čítač, převodníky, invertory, logické členy a diodový kodér.The invention relates to a transmitter circuit for a binary information transmission system, comprising a clock pulse source, a decimal and binary counter, converters, inverters, logic gates and a diode encoder.
Přenosové systémy současné konstrukce Jsou řešeny na bázi mikroprocesorů. V nepříznivém prostředí důlních provozů však bývají tyto systémy často poruchové. Jejich případné opravy může provádět jen vysoce kvalifikovaný pracovník. Pořizovací cena Je vysoká.Transmission systems of current design are based on microprocessors. However, in the adverse environment of mining operations, these systems often fail. Any repairs can only be carried out by a highly qualified worker. The purchase price is high.
Uvedené nedostatky odstraňuje zapojení vysílač· přenosového systému binárních informací podle vynálezu, obsahující zdroj hodinových impulsů, desítkový a dvojkový čítač, převodníky, Invertory, logické členy a diodový kodér. Podstata vynálezu spočívá v lom, že výstup zdroje hodinových Impulsů Je spojen se vstupem desítkového čítače, jehož první výstup je napojen na první vstup prvního převodníku. Druhý vstup prvního převodníku Je propojen a druhým výstupem desítkového čítače, jehož třetí výstup je spojen se třetím vstupem prvního převodníku, čtvrtý výstup desítkového čítače Je spojen se čtvrtým vstupem prvního převodníku, Jehož první výstup je propojen se vstupem dvojkového čítače. První výstup dvojkového čítače Je spojen s prvním vstupem druhého převodníku, jehož druhý vstup je spojen s druhým výstupem dvojkového čítače. Třetí výstup dvojkového čítače Je spojen se třetím vstupem druhého převodníku a čtvrtý výstup dvojkového čítače Je propojen se čtvrtým vetupem druhého převodníku, jehož první až n-tý výstup Je spojen vždy se vstupem odpovídajícího prvního až n-tého přizpůsobovacího invertoru. Výstupy přizpůsobovacích Invertorů Jsou spojeny vždy s prvním vstupem odpovídajícího prvního až n-tého pracovního logického Sienu. Druhé vstupy pracovních logických členů Jsou napojeny na příslušný první až n-tý svodový rezistor a na první až n-tý vstup binární informace. Výstupy prvního až n-tého pracovního logického členu Jsou napojeny vždy na vstup příslušného prvního až n-tého pracovního invertoru. Výstupy pracovních invertorů jsou napojeny na odpovídající první až n-tý vstup diodového kodéru. Druhý výstup prvního převodníku je spojen se vstupem prvního invertoru a třetí výstup prvního převodníku J· spojen se vstupem druhého invertoru, Jehož výstup je propojen s prvním vstupem třetího logického členu a s prvním vstupem čtvrtého logického Členu. Druhý vstup čtvrtého logického členu je napojen na první výstup diodového kodéru a současně na první vývod prvního zatěžovacího rezlstoru. Výstup čtvrtého logického členu je spojen se vstupem čtvrtého invertoru, Jehož výstup je přes čtvrtý srážecí rezistor a druhou Zenerovu diodu připojen k bázi čtvrtého tranzistoru. Emitor čtvrtého tranzistoru Je napojen na druhou napájecí svorku a Jeho kolektor je spojen s prvním přenosovým výstupem. Druhý vstup třetího logického členu je propojen s druhým výstupem diodového kodéru a současně s prvním vývodem druhého zatěžovacího rezlstoru. Výstup třetího logického členu je spojen se vstupem třetího Invertoru, Jehož výstup Je přes třetí srážecí rezistor a první Zenerovu diodu napojen na bázi třetího tranzistoru, Jehož emitor Je spojen a druhou napájecí svorkou. Kolektor třetího tranzistoru Je připojen na druhý přenosový výstup. Výstup prvního invertoru Je spojen s prvním vstupem prvního logického členu a současně s prvním vstupem druhého logického členu, Jehož druhý výstup Je napojen na třetí výstup diodového kodéru a na první vývod třetího zatěžovacího rezlstoru. Výstup druhého logického členu Je přes druhý srážecí rezistor spojen s bází druhého tranzistoru, jehož emitor je spojen s první napájecí svorkou a jehož kolektor je připojen na druhý přenosový výstup. První přenosový výstup Je spojen s kolektorem prvního tranzistoru, Jehož emitor Je napojen na první napájecí svorku a Jehož báze Je přes první srážecí rezistor spojena s výstupem prvního logického členu. Druhý vstup prvního logického členu Je připojen ke čtvrtému výstupu diodového kodéru a současně k jednomu z vývodů čtvrtého zatěžovacího rezlstoru.The above-mentioned shortcomings are eliminated by the connection of a transmitter and transmission system of binary information according to the invention, comprising a clock pulse source, a decimal and binary counter, converters, inverters, logic elements and a diode encoder. The essence of the invention lies in the fact that the output of the clock pulse source is connected to the input of a decimal counter, the first output of which is connected to the first input of the first converter. The second input of the first converter is connected to the second output of a decimal counter, the third output of which is connected to the third input of the first converter, the fourth output of the decimal counter is connected to the fourth input of the first converter, the first output of which is connected to the input of a binary counter. The first output of the binary counter is connected to the first input of the second converter, the second input of which is connected to the second output of the binary counter. The third output of the binary counter is connected to the third input of the second converter and the fourth output of the binary counter is connected to the fourth input of the second converter, whose first to nth output is always connected to the input of the corresponding first to nth matching inverter. The outputs of the matching inverters are always connected to the first input of the corresponding first to nth working logical Sine. The second inputs of the working logical elements are connected to the corresponding first to nth drain resistor and to the first to nth input of binary information. The outputs of the first to nth working logical elements are always connected to the input of the corresponding first to nth working inverter. The outputs of the working inverters are connected to the corresponding first to nth input of the diode encoder. The second output of the first converter is connected to the input of the first inverter and the third output of the first converter is connected to the input of the second inverter, whose output is connected to the first input of the third logical element and to the first input of the fourth logical element. The second input of the fourth logic element is connected to the first output of the diode encoder and simultaneously to the first terminal of the first load resistor. The output of the fourth logic element is connected to the input of the fourth inverter, whose output is connected to the base of the fourth transistor via the fourth snubber resistor and the second Zener diode. The emitter of the fourth transistor is connected to the second supply terminal and its collector is connected to the first transfer output. The second input of the third logic element is connected to the second output of the diode encoder and simultaneously to the first terminal of the second load resistor. The output of the third logic element is connected to the input of the third inverter, whose output is connected to the base of the third transistor via the third snubber resistor and the first Zener diode, whose emitter is connected to the second supply terminal. The collector of the third transistor is connected to the second transfer output. The output of the first inverter is connected to the first input of the first logic element and simultaneously to the first input of the second logic element, whose second output is connected to the third output of the diode encoder and to the first terminal of the third load resistor. The output of the second logic element is connected via a second snubber resistor to the base of the second transistor, whose emitter is connected to the first supply terminal and whose collector is connected to the second transfer output. The first transfer output is connected to the collector of the first transistor, whose emitter is connected to the first supply terminal and whose base is connected via the first snubber resistor to the output of the first logic element. The second input of the first logic element is connected to the fourth output of the diode encoder and simultaneously to one of the terminals of the fourth load resistor.
Přenosový systém se zapojením vysílače podle vynálezu lze napojit na běžné telefonní linky bez požadavku odstínění kabelů a je Imunní k cizímu rušení a nedochází ani k rušení ostatních přenosových linek v kabelech. Přenosový systém pracuje spolehlivě, má nízkou pořizovací cenu použitých součástí, malé výrobní náklady, je snadno opravitelný a jeho obsluha je velmi Jednoduchá.The transmission system with the transmitter connection according to the invention can be connected to ordinary telephone lines without the requirement of cable shielding and is immune to external interference and does not interfere with other transmission lines in the cables. The transmission system operates reliably, has a low purchase price of the components used, low production costs, is easily repairable and its operation is very simple.
Na připojeném' výkresu je zobrazen příklad zapojení vysílače přenosového systému binárních informací podle vynálezu.The attached drawing shows an example of the connection of a transmitter of a binary information transmission system according to the invention.
CŠ 27o46o BlCŠ 27o46o Bl
Zapojení vysílače přenosového systému binárních informací obsahuje zdroj χ hodinových impulsu, jehož výstup 1,1 je spojen se vstupem 2,1 desítkového čítačs 2^ jehož první výstup 2,2 je napojen na první vstup 3,2 prvního převodníku ,3. Druhý vstup 3,3 prvního převodníku 3 je propojen s druhým výstupem 2,3 desítkového čítače 2, Jehož třetí výstup 2,4 je spojen se třetím vstupem 3,4 prvního převodníku 3. čtvrtý výstup 2,5 desítkového čítače 2 je spojen se čtvrtým vstupem 3,5 prvního převodníku 3, jehož první výstup 3,1 Je propojen se vstupem 4,1 dvojkového čítače 4, První výstup 4,2 dvojkového čítače 4 Je spojen s prvním vstupem 5,1 druhého převodníku 5, jehož druhý vstup 5,2 je spojen s druhým výstupem 4,3 dvojkového čítače 4, jehož třetí výstup 4,4 je spojen ee třetím vstupem 5,3 druhého převodníku 5. Čtvrtý výstup 4,5 dvojkového čítače 4_ je spojen se čtvrtým vstupem 5,4 druhého převodníku 5, Jehož první až n-tý výetup 5,5,1 a 5,5,n je spojen vždy se vstupem 6,1,1 až 6,n,l odpovídajícího prvního až n-tého přizpůsobovacího invertoru 6,1 až 6,n. První výstupy 6,1,2 až 6,n,2 prvního až n-tého přizpůsobovacího invertoru 6,1 až 6,n Jsou spojeny vždy s prvním vstupem 8,1,1 až β,η,ι odpovídajícího prvního až n-tého pracovního logického členu 8,1 až 8,n, jejichž druhé vstupy 8,1,2 až 8,n,2 jsou napojeny na příslušný první až n-tý svodový rezistor 7,1 až 7,n a na první až n-tý vstup A.1 až A.n binární informace. Výstupy 8.1.3 až 8.n.3 prvního až n-tého pracovního logického členu 8,1 až 8,n Jsou napojeny vždy na vstup 9,1,1 až 9,n,l příslušného prvního až n-tého pracovního invertoru 9,1 až 9,n. jejichž výstupy 9,1,2 až 9,n,2 Jsou napojeny na odpovídající první až n-tý vstup lo,5.1 až lo,n,5 diodového kodéru lo. Druhý výstup 3,6 prvního převodníku 3 Je spojen se vstupem 12,1 prvního invertoru 12. Třetí výetup 3,7 prvního převodníku χ je spojen se vstupem 13,1 druhého Invertoru 13, Jehož výstup 13,2 Js propojen s prvním vstupem 16,1 třetího logického členu 16 a s prvním vstupem 17,1 čtvrtého logického členu 17, Druhý vstup 17,2 čtvrtého logického členu 17 Je napojen na první výstup lo.l diodového kodéru lo a současné na první vývod prvního zatéžovacího registru 11,1, Výstup 17,3 čtvrtého logického členu 17 Je spojen se vstupem 19,1 čtvrtého invertoru 19, jehož výstup 19,2 je přes čtvrtý srážecí rezistor 23 a druhou Zenerovu diodu 25 připojen k bázi čtvrtého tranzistoru 29, Emltor čtvrtého tranzistoru 29 Je napojen na druhou napájecí svorku F. Kolektor čtvrtého tranzistoru 29 Je spojen s prvním přenosovým výstupem B. Druhý vstup 16,2 třetího logického členu 16 je propojen s druhým výstupem 10.2 diodového kodéru lo a současné s prvním vývodem druhého zatéžovacího rezistoru 11.2. Výstup 16.3 třstího logického členu 16 je spojen se vstupem 18.1 třetího invertoru 18, jehož výstup 18.2 Je přes třetí srážecí rezistor 22 a první Zenerovu diodu 24 napojen na bázi třetího tranzistoru 28. Emltor třetího tranzistoru 28 Je spojen s druhou napájecí svorkou F. Kolektor třetího tranzistoru 28 Je připojen na druhý přenosový výstup C. Výstup 12,2 prvního invertoru 12 Je propojen s prvním vstupem 14.1 prvního logického členu 14 a současné s prvním vstupem 15.1 druhého logického členu 15, jehož druhý vstup 15.2 je napojen na třetí výstup lo.3 diodového kodéru lo a na první vývod třetího zatéžovacího rezistoru 11,3, Výstup 15.3 druhého logického členu 15 Je přes druhý srážecí rezistor 21 spojen s bází druhého tranzistoru 27, Jehož emitor je spojen e první napájecí svorkou E a kolektor druhého tranzistoru 27 Je připojen na druhý přenosový výstup C. První přenosový výstup B je spojen s kolektorem prvního tranzistoru 26, Jehož emitor je napojen na první napájecí svorku E a jehož báze je přes první srážecí rezistor 2o spojena s výstupem 14,3 prvního logického členu 14. Druhý vstup 14.2 prvního logického členu 14 Je připojen ke čtvrtému výstupu 10,4 diodového kodéru lo a současné k Jednomu z vývodů čtvrtého zatéžovacího rezistoru 11,4. Zapojení Je opatřeno uzemňovací svorkou D.The transmitter circuit of the binary information transmission system includes a source of clock pulses, the output 1,1 of which is connected to the input 2,1 of a decimal counter 2^, the first output 2,2 of which is connected to the first input 3,2 of the first converter 3. The second input 3,3 of the first converter 3 is connected to the second output 2,3 of the decimal counter 2, whose third output 2,4 is connected to the third input 3,4 of the first converter 3. The fourth output 2,5 of the decimal counter 2 is connected to the fourth input 3,5 of the first converter 3, whose first output 3,1 is connected to the input 4,1 of the binary counter 4. The first output 4,2 of the binary counter 4 is connected to the first input 5,1 of the second converter 5, whose second input 5,2 is connected to the second output 4,3 of the binary counter 4, whose third output 4,4 is connected to the third input 5,3 of the second converter 5. The fourth output 4,5 of the binary counter 4_ is connected to the fourth input 5,4 of the second converter 5, whose first to n-th outputs 5,5,1 and 5,5,n is always connected to the input 6,1,1 to 6,n,l of the corresponding first to n-th matching inverter 6,1 to 6,n. The first outputs 6,1,2 to 6,n,2 of the first to n-th matching inverter 6,1 to 6,n are always connected to the first input 8,1,1 to β,η,ι of the corresponding first to n-th working logic element 8,1 to 8,n, whose second inputs 8,1,2 to 8,n,2 are connected to the respective first to n-th drain resistor 7,1 to 7,n and to the first to n-th input A.1 to A.n of binary information. The outputs 8.1.3 to 8.n.3 of the first to n-th working logic element 8.1 to 8.n are always connected to the input 9.1.1 to 9.n.l of the respective first to n-th working inverter 9.1 to 9.n. whose outputs 9.1.2 to 9.n.2 are connected to the corresponding first to n-th input lo.5.1 to lo.n.5 of the diode encoder lo. The second output 3,6 of the first converter 3 is connected to the input 12,1 of the first inverter 12. The third output 3,7 of the first converter χ is connected to the input 13,1 of the second inverter 13, whose output 13,2 is connected to the first input 16,1 of the third logic element 16 and to the first input 17,1 of the fourth logic element 17, the second input 17,2 of the fourth logic element 17 is connected to the first output lo.1 of the diode encoder lo and simultaneously to the first output of the first load register 11,1, the output 17,3 of the fourth logic element 17 is connected to the input 19,1 of the fourth inverter 19, whose output 19,2 is connected to the base of the fourth transistor 29 via the fourth pull-down resistor 23 and the second Zener diode 25, the emitter of the fourth transistor 29 is connected to the second supply terminal F. The collector of the fourth transistor 29 is connected to the first transfer output B. The second input 16.2 of the third logic element 16 is connected to the second output 10.2 of the diode encoder 10 and simultaneously to the first terminal of the second load resistor 11.2. The output 16.3 of the third logic element 16 is connected to the input 18.1 of the third inverter 18, whose output 18.2 is connected to the base of the third transistor 28 via a third suppression resistor 22 and a first Zener diode 24. The emitter of the third transistor 28 is connected to the second supply terminal F. The collector of the third transistor 28 is connected to the second transfer output C. The output 12.2 of the first inverter 12 is connected to the first input 14.1 of the first logic element 14 and simultaneously to the first input 15.1 of the second logic element 15, whose second input 15.2 is connected to the third output 10.3 of the diode encoder 10 and to the first terminal of the third load resistor 11.3. The output 15.3 of the second logic element 15 is connected to the base of the second transistor 27 via a second suppression resistor 21, whose emitter is connected to the first supply terminal E and the collector of the second transistor 27 is connected to the second transmission output C. The first transmission output B is connected to the collector of the first transistor 26, whose emitter is connected to the first supply terminal E and whose base is connected via the first reduction resistor 2o to the output 14,3 of the first logic element 14. The second input 14.2 of the first logic element 14 is connected to the fourth output 10,4 of the diode encoder 10 and simultaneously to one of the terminals of the fourth load resistor 11,4. The connection is provided with a ground terminal D.
Signál ze zdroje _1 hodinových impulsů js přiváděn na vstup 2,1 desítkového čítače 2. Výstupní BCD kód z desítkového čítače 2 je převeden prvním převodníkem 3 na kód jedna z deseti. Z prvního výstupu 3,1 prvního převodníku .3 Je signál veden do dvojkového čítače 4 a dále do druhého převodníku 5 jedna ze šestnácti, kde je dekódován. Pro potřebu dvouvstupého prvního až n-tého pracovního logického členu 8.1 až 8,n Je signál z dvojkového čítače 4 invertován prvním až n—tým přizpůsobovacím invertorem 6.1 až 6.n, Do druhého vstupu 8.1,2 až 8,n,2 prvního až n-tého pracovního logického členu 8,1 až 841 Je vedena binární informace Jako logická 1 z prvního až n-tého vstupu A.1 až Α,η, První až n-tý svodový rezistor 7,1 až 7,nThe signal from the clock pulse source _1 is fed to the input 2,1 of the decimal counter 2. The output BCD code from the decimal counter 2 is converted by the first converter 3 to the code one of ten. From the first output 3,1 of the first converter .3, the signal is fed to the binary counter 4 and then to the second converter 5 one of sixteen, where it is decoded. For the needs of the two-input first to n-th working logic element 8.1 to 8,n, the signal from the binary counter 4 is inverted by the first to n—th matching inverter 6.1 to 6.n, To the second input 8.1,2 to 8,n,2 of the first to n-th working logic element 8.1 to 841, binary information is fed as a logical 1 from the first to n-th input A.1 to Α,η, The first to n-th drain resistor 7.1 to 7.n
CS 27o46o Bl slouží pro zajištění správně činnosti prvního až n-tého pracovního logického členu 8.1 až 8,n, Informace z prvního až n-tého pracovního logického členu 8.1 až 8.n je invertována prvním až n-tým pracovním Invertorem 9.1 až 9.n pro potřebu diodového kodéru lo, složeného z běžných diod. Odtud je kód veden na první až čtvrtý logický člen 14 až 17, do kterých je současně veden Invertovaný signál z prvního Invertoru 12 a druhého Invertoru 13, přiváděný do nich z prvního převodníku 3. První až čtvrtý zaiěžovací rezistor 11.1 až 11.4 slouží k zajištění činnosti prvního až čtvrtého logického členu 14 až 17. Výstupní signál prvního logického Elenu 14 je veden do prvního tranzistoru 26 a výstupní signál druhého logického Sienu 15 js veden do druhého tranzistoru 27, První tranzistor 26 a druhý tranzistor 27 jsou typu PNP a Jsou napájeny kladným napětím do emitoru z první napájecí svorky E a zapojeny na první přenosový výstup B a druhý přenosový výstup C . Výstupní signály z třetího logického členu 16 a čtvrtého logického členu 17 jsou Invertovány třetím Invertorem 18 a čtvrtým Invertorem 19 a přes třetí srážecí rezistor 22 a čtvrtý srážecí rezistor 23 a první Zenerovu diodu 24 a druhou Zenerovu diodu 25 vedeny do třetího tranzistoru 28 a čtvrtého tranzistoru 29 typu PNP. Třetí tranzistor 28 a čtvrtý tranzistor 29 Jsou napájeny záporným napětím do emltorů z druhé napájecí svorky F a zapojeny do prvního přenosového vstupu B a druhého přenosového výstupu C.CS 27o46o Bl serves to ensure the correct operation of the first to n-th working logic elements 8.1 to 8.n. Information from the first to n-th working logic elements 8.1 to 8.n is inverted by the first to n-th working Inverter 9.1 to 9.n for the needs of the diode encoder 10, composed of ordinary diodes. From there, the code is fed to the first to fourth logic elements 14 to 17, to which the inverted signal from the first Inverter 12 and the second Inverter 13 is simultaneously fed, fed to them from the first converter 3. The first to fourth load resistors 11.1 to 11.4 serve to ensure the operation of the first to fourth logic elements 14 to 17. The output signal of the first logic element 14 is fed to the first transistor 26 and the output signal of the second logic element 15 is fed to the second transistor 27. The first transistor 26 and the second transistor 27 are of the PNP type and are supplied with a positive voltage to the emitter from the first power terminal E and connected to the first transmission output B and the second transmission output C. The output signals from the third logic gate 16 and the fourth logic gate 17 are inverted by the third inverter 18 and the fourth inverter 19 and are fed through the third snubber resistor 22 and the fourth snubber resistor 23 and the first Zener diode 24 and the second Zener diode 25 to the third transistor 28 and the fourth transistor 29 of the PNP type. The third transistor 28 and the fourth transistor 29 are supplied with a negative voltage to the emitters from the second power supply terminal F and connected to the first transfer input B and the second transfer output C.
Přenosový systém, jehož součástí je zapojení vysílače podle vynálezu se v důlním provozu využívá k signalizaci a k ovládání servošoupat, trolejí, separátního větrání a čerpacích stanic.The transmission system, which includes the connection of the transmitter according to the invention, is used in mining operations for signaling and controlling servo gates, trolleys, separate ventilation and pumping stations.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS884492A CS270460B1 (en) | 1988-06-27 | 1988-06-27 | Connection of transmitter of transmission system of binary information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS884492A CS270460B1 (en) | 1988-06-27 | 1988-06-27 | Connection of transmitter of transmission system of binary information |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS449288A1 CS449288A1 (en) | 1989-11-14 |
| CS270460B1 true CS270460B1 (en) | 1990-06-13 |
Family
ID=5387787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS884492A CS270460B1 (en) | 1988-06-27 | 1988-06-27 | Connection of transmitter of transmission system of binary information |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS270460B1 (en) |
-
1988
- 1988-06-27 CS CS884492A patent/CS270460B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS449288A1 (en) | 1989-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0074722A2 (en) | Multilevel logic circuit | |
| GB1360575A (en) | Solid state relay | |
| GB1002733A (en) | An arrangement for reducing the pulse frequency of a pulse sequence | |
| US3753009A (en) | Resettable binary flip-flop of the semiconductor type | |
| CS270460B1 (en) | Connection of transmitter of transmission system of binary information | |
| ES472180A1 (en) | Apparatus for transmitting control signals to elevators or the like | |
| GB1082610A (en) | Analog to digital converter | |
| EP0207429A3 (en) | Input circuit for fet logic | |
| US3962701A (en) | Coded counting sequence and logic implementation thereof to drive a display pattern | |
| GB1262143A (en) | Logic circuits | |
| US3535497A (en) | Bcd to decimal decoder | |
| GB1161127A (en) | Improvements in or relating to Electrical Devices for Comparing Coded Numbers. | |
| US3400389A (en) | Code conversion | |
| GB1099588A (en) | Improvements in or relating to comparator circuit arrangements | |
| US3066867A (en) | Digital comparator and digital-to-analogue converter | |
| SU1169172A1 (en) | Binary code-to-ternary code translator | |
| US3210528A (en) | Binary coded ternary computer system | |
| SU1262722A1 (en) | Multithreshold logic element | |
| SU930665A1 (en) | Binary-coded decimal-to-decimal code converter | |
| IL43332A (en) | Voltage adapting arrangement between switching units of switch circuit series and outer circuits | |
| SU363200A1 (en) | CODE ANALOG CONVERTER | |
| GB1103215A (en) | An addition and subtraction system | |
| US3238522A (en) | Magnetic analog to digital converter | |
| KR950005706Y1 (en) | I / O converter | |
| SU1148109A1 (en) | Transistor selector switch |