CS271857B1

CS271857B1 - Connection for microprocessor regulators' safeguarding

Info

Publication number: CS271857B1
Application number: CS884449A
Authority: CS
Inventors: Petr Ing Hejduk; Petr Ing Fisera; Jaroslav Marek
Original assignee: Petr Ing Hejduk; Fisera Petr; Jaroslav Marek
Priority date: 1988-06-24
Filing date: 1988-06-24
Publication date: 1990-12-13
Also published as: CS444988A1

Abstract

The solution concerns the connection for the protection of microprocessor regulators operating in environments with the interference of an electromagnetic field, brought about by a thyristor converter in electric drives. The connection consists of three monostable flip-flop circuits with various time constants and three logical blocks with different logical functions.<IMAGE>

Description

(54)(54)

Zapojeni pro zabezpečeni mikroprocesorových regulátorůWiring to secure microprocessor controllers

7) Řečeni ss týká zapojeni pro zabezpečeni mikroprocesorových regulátorů pracujících v prostředí s ruSivým elektromagnetickým polem, která je způsobováno v elektrických pohonech tyrietorovými máničí. Zapojeni Je tvořeno třemi monoetabilnlml Klopnými obvody a různými časovými konstantami a třemi logickými bloky a odlišnými logickými funkcemi.7) The present invention relates to a circuit for securing microprocessor controllers operating in an environment with a disturbing electromagnetic field, which is caused in thyristor immersion electric drives. Wiring It consists of three monoetable flip-flops and different time constants and three logic blocks and different logic functions.

fCM ΰfCM ΰ

271 271 8 8 57 57 (¹¹) ,( ¹¹ ), (13) (13) Bl Bl (51) (51) Int. Int. Cl.⁵ Cl. ⁵ 6 06 6 06 F 11/22 F 11/22 0 06 0 06 F 9/00 F 9/00

CS 271 Θ57 BlCS 271-557 Bl

Vynález ee týká zapojeni pro zabezpečeni mikroprocesorových regulátorů, které pracuji v prostředí e rušivým elektromagnetickým polem, způsobovaným v elektrických pohonech tyrietorovýml měniči,The invention relates to a circuit for securing microprocessor controllers which operate in an environment with a disturbing electromagnetic field caused by a thyristor converter in electrical drives,

V současné době jsou výstupy regulátorů blokovány budicími obvody;' jejichž průchodnost Je řízena klopným obvodem; který Je periodicky programově obsluhován. Nevýhodou řečeni Je zablokováni regulátorů v případě náhodných poruch; Jež ee mohou u mikroprocesorových regulátorů vyskytnout vlivem rušivého elektromagnetického pole.Currently, the controller outputs are blocked by excitation circuits; whose throughput is controlled by the flip-flop; which is periodically programmed. The disadvantage of saying is that the controllers are blocked in case of accidental faults; They may occur in microprocessor controllers due to interfering electromagnetic fields.

Další známá zapojeni využivá opět periodického programového obslouženi klopného obvodu; jehož výstup Je zá provozního etavu neměnný. Při poruěe nedojde k obsluze klopného obvodu; jeho výstup zrněni evůj stav, čiraž odstartuje regulátor od výchozího stavu. Nevýhodou Je trvalé startováni i při trvalé poruěe a nutnost chránit výstupy Jinou nezávislou ochranou.Another known circuit utilizes the periodic flip circuit programmatic service again; whose output is constant in the operating phase. Failure to operate the flip-flop circuit; its output grain changes its state or clarity starts the controller from the initial state. The disadvantage is a permanent start even with a permanent failure and the need to protect the outputs with another independent protection.

Uvedená nedostatky jeou odstraněny zapojením pro zabezpečovací mikroprocesorových regulátorů; sestávajícím podle vynálezu za tři monoatabilnlch klopných obvodů a různými časovými konstantami a za tři logických bloků a odlišnými logickými funkcemi* Podstata vynálezu spočívá v tom,' že prvni monostebllnl klopný obvod je svým vstupem spojen e mikroprocesorovým regulátorem, zatímco výstupem Je připojen k prvnímu vstupu prvního logického bloku. K jeho druhému vetupu Je připojena i vetupni sběrnice signalizace poruch; rovněž spojená e neznázorněným mikroprocesorovým regulátorem. Výstup prvního logického bloku Je současně připojen ke vetupu druhého monoetabilniho klopného obvodu a k prvnímu vetupu druhého logického obvodu. Výstup druhého monoetebilniho klopného obvodu je epojen jednak s druhým vetupem druhého logického bloku a jednak ee vstupem třetího monoetabilniho klopného obvodu, jakož i s druhým vetupem třetího logického bloku. Výstup třetího monoetabilnlho klopného obvodu je připojen jak ke třetímu vstupu druhého logického bloku, tak i k prvnímu vetupu třetího logického bloku. Výstup druhého logického bloku logického obvodu je připojen k blokovacímu vetupu koncových etupňů neznázorněného regulátoru. Výstup třetího logického bloku je připojen ke vetupu RESET téhož regulátoru.These shortcomings are eliminated by wiring for safety microprocessor controllers; according to the invention for three monoatable flip-flops and different time constants and for three logic blocks and different logic functions. The essence of the invention is that the first monostable flip-flop is connected to the microprocessor controller by its input, while the output is connected to logical block. To its second port The fault signaling bus is connected as well; also connected by a microprocessor controller (not shown). The output of the first logic block is simultaneously connected to the second monoetable flip-flop and to the first input of the second logic circuit. The output of the second monoetebile flip-flop is connected both to the second input of the second logic block and to the input of the third monoetable flip-flop and to the second input of the third logic block. The output of the third monoetable flip-flop is connected to both the third input of the second logical block and the first input of the third logical block. The output of the second logic block of the logic circuit is connected to the blocking inlet of the end stages of a controller (not shown). The output of the third logic block is connected to the RESET of the same controller.

Výhodou zapojeni podle vynálezu je; že je vyloučena náhodná porucha mikroprocesorového regulátoru, a to zejména z důvodů rušeni elektromagnetickým polem; které u elektrických pohonů způsobují tyrlatorové měniče; tekže ee zamezí výpadku mikroprocesorového regulátoru řídicího elektrický, pohon,An advantage of the circuitry according to the invention is; whereas an accidental failure of the microprocessor controller is excluded, in particular due to interference with the electromagnetic field; which in the case of electric drives cause thyristor converters; whereas ee prevents the microprocessor controller controlling the electric, drive,

Na výkresu je znázorněn přiklad zapojeni pro zabezpečeni mikroprocesorových regulátorů podle vynálezu.The drawing shows an example of a circuit for securing the microprocessor controllers according to the invention.

Zapojeni ee skládá ze tři monoatebilnich klopných obvodů JL; 3,' 4 s různými časovými konstantami a ze tři logických bloků 2,’ 5,' 6 e odlišnými logickými funkcemi.The wiring ee consists of three monoatable flip-flops JL; 3, '4 with different time constants and from three logical blocks 2, 5, 6 and e with different logic functions.

Cesová konstanta prvního monoetebilniho klopného obvodu JL ee pohybuje v rozsahu 20 ež SO me. Caeová konstanta druhého monoetebilniho klopného obvodu 3 Je dána parametry signálu RESET a ja v rozeahu 50 me. Sasové konstanta třetího monoetebilniho obvodu 4 Ja delěi než maximální doba návratu mikroprocesorového regulátoru do poruohováho stavu k trvalé poruěe a může být 10 až 30 eakund.The cesium constant of the first monoetebile flip-flop JL ee is in the range of 20 to 50 me. The Cae constant of the second monoetebile flip-flop 3 is given by the parameters of the RESET signal and is in the range of 50 me. The time constant of the third monoetebile circuit 4 is greater than the maximum time it takes the microprocessor controller to return to the fault state to a permanent fault, and may be 10 to 30 seconds.

Logická funkce prvního logického bloku 2 Ja dána způsobem zápisu poruchy na vstupní sběrnici 23 signalizace poruch. V nejjednodušším případě může být tvořena logickým součtem. Logická funkce druhého logického bloku £ Je v nejJednodušším případě realizována trojvstupovým logickým součinem. Logická funkce třetího logického bloku £ může být realizována negovaným dvojvetupovým součinem.The logic function of the first logic block 2 is given by the method of writing a fault on the fault signal input bus 23. In the simplest case, it can be a logical sum. The logic function of the second logic block 8 is in the simplest case realized by a three-input logic product. The logic function of the third logic block 6 may be realized by a negated two-state product.

První monostebllnl klopný obvod JL ja svým vstupem startovacích impulsů epojen e neznázorněným mikroprocesorovým regulátorem. Svým vetupem Je prvni monoetabilní klopný obvod JL připojen k prvnímu vstupu 21 prvního logického bloku 2; k Jehož druhému vetupu 22 je připojena 1 vstupní sběrnice 23 signalizace poruch, rovněž spojená s neznázorněným mikroprocesorovým regulátorem. Výstup prvního logického bloku 2 Je současně připojen ks vetupu druhého monoetebilniho klopného obvodu Jak prvnímu vstupu 51 druhého logického obvodu 5; výstup dThe first monostable flip-flop J1 is connected to a microprocessor controller (not shown) by its start pulse input. By its input, the first monoetable flip-flop JL is connected to the first input 21 of the first logic block 2; To whose second port 22 is connected 1 input bus 23 of the fault signaling, also connected to a microprocessor controller (not shown). The output of the first logic block 2 is simultaneously connected to the input of the second monoetebile flip-flop as to the first input 51 of the second logic circuit 5; output d

CS 271 857 Bl vstupu druhého monostabilního klopného obvodu 3 a k prvnímu vatupu 61 druhého logického obvodu 5/ výstup druhého monoatabilnlho klopného obvodu 3 je spojen jednak ae druhým vstupem 52 druhého logického bloku 5/ jednak se vstupem třetího monostabilního klopného obvodu 4/ jakož 1 a druhým vstupem 62 třetího logického obvodu £. Výstup třetího monostabllniho klopného obvodu 4 je připojen jak k třetímu vstupu 63 druhého logického bloku 5, tak i k prvnímu vstupu 61 třetího logického bloku 6. Výstup druhého logického bloku 5 je připojen k blokovacímu vatupu koncových stupňů neznázorněného regulátoru, zatímco výetup třetího logického bloku 6 Je připojen ke vstupu signálu RESET téhož regulátoru·CS 271 857 B1 of the input of the second monostable flip-flop 3 and of the first input 61 of the second logic flip-flop 5 / the output of the second mono-flip flip-flip-flip 3 is connected to the input input 62 of the third logic circuit 6. The output of the third monostable flip-flop 4 is connected to both the third input 63 of the second logic block 5 and the first input 61 of the third logic block 6. The output of the second logic block 5 is connected to the output stage blocking input of the controller. connected to the RESET signal input of the same controller ·

Funkce zapojeni je následujícítThe wiring function is as follows

Oo vstupu prvního monoatabilnlho klopného obvodu JL vysílá mikroprocesorový regulátor v bezporuchovém atavu startovací impulsy o ěiřce cca 6 ^u a periodou kratší, než je časové konstanta prvního monoatabilnlho klopného obvodu JL· ³eho výetup ja trvale překlopen. Současně vysílá mikroprocesorový regulátor po vstupní sběrnici 23 signalizace poruch informaci o zjištěných poruchách. Logické signály na vstupní sběrnici 23 jsou vyhodnocovány prvním logickým blokem 2 a při' závažné poruše změní výstupní signál svoji hodnotu, což způsobí odstartováni druhého monoatabilnlho klopného obvodu 3 a vygenerováni signálu RESET/ který aa přenese Jeho výstupem přes třetí logický blok £ na vstup regulátoru. Po návratu signálu výstupu do klidového atavu, tj. ukončeni signálu RESET, je odstartován třetí monoetabllnl klopný obvod 4 s časovou konstantou dalěi, naž je vedla JSI doba návratu mikroprocesorového regulátoru do stavu/ jaký ja v okamžiku vzniku poruchy, Signály jdoucí přee první a druhý vstup 52 a 53 druhého logického bloku £ zajisti čaaové zpoždění rovné součtu Časových konstant druhého ia třetího monostabilního klopného obvodu 3 a 4/ po kterém se výstupy mikroprocesorového regulátoru zablokuji/ jestliže byla znovu na výstupu prvního logického bloku 2 identifikována porucha. První vstup 61 třetího logického bloku 6 zamezí vysláni dalšího signélu RESET/ jestliže aa mikroprocesorový regélátor znovu navrátil do poruchového stavu signalizovaného prvním logickým blokem 2.Oo monoatabilnlho input of the first flip-flop transmits JL microprocessor controller in fault-free starting pulses atavu EIRC about 6 ^ ua period shorter than the time constant of the first flip-flop monoatabilnlho JL · ³ our výetup ja permanently flipped. At the same time, the microprocessor controller sends information on detected faults via the input bus 23 of the fault signaling. The logic signals on the input bus 23 are evaluated by the first logic block 2 and, in the event of a severe fault, the output signal changes its value, causing the second monoatable flip-flop 3 to start and generate a RESET signal. Upon returning the output signal to the quiescent state, i.e., terminating the RESET signal, the third monoetable flip-flop 4 is started with a time constant further followed by the JSI time to return the microprocessor controller to the state at the time the fault occurred. the inputs 52 and 53 of the second logic block 6 provide a time delay equal to the sum of the time constants of the second and the third monostable flip-flops 3 and 4 (after which the outputs of the microprocessor controller are blocked). The first input 61 of the third logic block 6 will prevent the transmission of another RESET signal / if the aa microprocessor controller has returned to the fault condition indicated by the first logic block 2.

Claims

SUBJECT OF THE INVENTION

Arrangement for securing microprocessor controllers, consisting of three monostable flip-flops β with different time constants and three logic blocks with different logic functions, characterized in that the first monoetablle flip-flop (1) is connected by its β microprocessor regulator while its output is connected to the first input (21) of the first logic block (2) / to whose second input (22) is connected also the input signaling frame (23) of the fault signaling / also associated with the microprocessor controller (not shown) the input of the second monoatable flip-flop (3) and the first input (51) of the second logic circuit (5) / output of the second monoatable flip-flop (3) is connected to the second input (52) of the second logic block (S) and monostable flip-flop (4) as well as with the second input (62) of the third log the output of the third monostable flip-flop (4) is connected to the third input (53) of the second logic block (5) and 1 to the first input (61) of the third logic block (6), the output of the second logic The output of the third logic block (6) is connected to the RESET signal input of the same controller.