CS273716B1 - Connection for programmable regulator's real time redundancy - Google Patents
Connection for programmable regulator's real time redundancy Download PDFInfo
- Publication number
- CS273716B1 CS273716B1 CS577688A CS577688A CS273716B1 CS 273716 B1 CS273716 B1 CS 273716B1 CS 577688 A CS577688 A CS 577688A CS 577688 A CS577688 A CS 577688A CS 273716 B1 CS273716 B1 CS 273716B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- microcomputer
- counter
- flip
- Prior art date
Links
- 230000000903 blocking effect Effects 0.000 claims description 24
- 230000006870 function Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
Description
Vynález se týká zapojení pro zálohování reálného času programovatelného regulátoru při výpadku napětí.The invention relates to a real-time backup circuit of a programmable controller in the event of a power failure.
U regulátorů, které mění své regulační parametry v závislosti na čase, například u regulátorů teploty ve vytápěných prostorách, u regulátorů mikroklimatu a podobně, je třeba zálohovat časovou informaci pro případ výpadku sílového napětí.For controllers that change their control parameters as a function of time, for example, room temperature controllers, microclimate controllers and the like, time information should be backed up in the event of a power failure.
Jsou známá zapojení, která využívají zálohovaného generátoru úplné časové informace. Tato zapojení jsou vytvořena z řady čítačů pro čítání sekund, minut, hodin a dnů. Součástí těchto zapojení jsou složité přídavné obvody, které zajišlují nulování, nastavování a čtení reálného času. Nulování a nastavování reálného času se provádí pomocí přepínačů, které se připojují na nastavovací vstupy čítačů. Při tomto provedení se nulování a nastavování provádí mimo vlastní ovládací klávesnici. V některých případech, zejména když se předpokládá častější nastavování se jednotlivé nastavovací vstupy čítačů připojují na výstupní brány počítače, V tomto případě nulování i nastavování provádí obsluha z klávesnice počítače. Známé je také řešení, při kterém se nastavování reálného času zajišíuje doplňkovým generátorem. Doplňkový generátor podle informací z počítače vytváří a vysílá pulsy, jejichž počet odpovídá rozdílu mezi časem, který ukazuje obvod reálného času a skutečným reálným časem. Čtení se zajišíuje přes vstupní brány počítače, které jsou připojeny ke všem výstupům čítačů, Z údajů jednotlivých čítačů zpracovává počítač výsledný údaj do tvaru vhodného pro zobrazení na obrazovce. Nevýhodou tohoto uspořádání je, že je značně složité a drahé. Má vyšší spotřebu energie a s ohledem na vyšší počet součástí roste cena.Connections are known which utilize a backup generator of complete time information. These connections are made up of a series of counters for counting seconds, minutes, hours and days. These circuits include complex auxiliary circuits that provide real-time zeroing, adjustment and reading. Resetting and setting the real time is done by means of switches, which are connected to the setting inputs of the counters. In this embodiment, zeroing and adjustment are performed outside the actual control keyboard. In some cases, especially when more frequent adjustments are expected, the individual counter input inputs are connected to the output gateways of the computer. A solution is also known in which real-time adjustment is provided by an additional generator. According to information from the computer, the auxiliary generator generates and emits pulses equal to the difference between the time indicated by the real-time circuit and the real-time circuit. Reading is done through the computer's gateways, which are connected to all counter outputs. From the data of individual counters, the computer processes the resulting data into a form suitable for displaying on the screen. The disadvantage of this arrangement is that it is very complex and expensive. It has higher energy consumption and the price increases due to the higher number of components.
Tyto nedostatky odstraňuje zapojení pro zálohování reálného času programovatelného regulátoru podle vynálezu. Podstata vynálezu spočívá v tom, že vstupní svorka zapojení je spojena se vstupem analogové paměti, jejíž vstup je spojen se vstupem nesymetrického integrátoru. Výstup nesymetrického integrátoru je spojen se signálovým vstupem klopného obvodu. Výstup klopného obvodu je spojen s nastavovacím vstupem blokovacího hradla, s nulovacím vstupem mikropočítače a s řídicím vstupem přepínacího obvodu. Hodinový vstup přepínacího obvodu je apojen s výstupem zálohovacích hodin. Výstup přepínacího obvodu je spojen se vstupem čítače. Výstup čítače je spojen s ovládacím vstupem mikropočítače. Dorovnávací výstup mikropočítače je spojen s dorovnávacím vstupem přepínacího obvodu. Blokovací výstup mikropočítače je spojen s blokovacím vstupem blokovacího bradla. Výstup blokovacího hradla je spojen s blokovacím vstupem klopného obvodu.These drawbacks are overcome by the real-time backup circuit of the programmable controller according to the invention. The essence of the invention is that the input terminal of the wiring is connected to an analog memory input, the input of which is connected to an unbalanced integrator input. The asymmetric integrator output is connected to the flip-flop signal input. The flip-flop output is coupled to the blocking gate setting input, the microcomputer reset input, and the switching circuit control input. The clock input of the switching circuit is connected to the output of the backup clock. The switching circuit output is connected to the counter input. The counter output is connected to the microcomputer control input. The microcomputer calling output is connected to the switching circuit call input. The interlock output of the microcomputer is connected to the interlock input of the interlocking bar. The output of the blocking gate is connected to the blocking input of the flip-flop.
Výhodou uspořádání podle vynálezu je, že v době výpadku napájecího napětí, kdy se přeruší vytváření časové informace v mikropočítači, se časová informace o délce výpadku vytváří ukládáním pulsů s periodou 2s do čítače. Když skončí výpadek napájecího napětí, údaj z čítače se připočítá k původní hodnotě reálného času, při které došlo k výpadku napětí. Tato hodnota se uchovávápo dobu výpadku napájecího napětí v zálohované paměti dat. Tím odpadá sestava čítačů pro vytváření úplné časové informace. Odpadají i obvody pro nastavení a pro čtení těchto čítačů. Pro připojení k mikropočítači stačí jedna vstupní brána a dvě výstupní brány. Zapojení uchovává časovou informaci s dostatečnou přesností. Je jednoduché a levné. Není náročné na spotřebu elektrické enrgie, především v době, kdy dojde k výpadku napájecího napětí.An advantage of the arrangement according to the invention is that at the time of the power failure, when the generation of the time information in the microcomputer is interrupted, the time information about the length of the failure is generated by storing pulses with a period of 2s in the counter. When the power failure occurs, the counter reading is added to the original real-time value at which the power failure occurred. This value is stored for the duration of the power failure in the backup data memory. This eliminates the set of counters for generating complete time information. There are no circuits for setting and reading these counters. One input gate and two output gateways are sufficient to connect to the microcomputer. The wiring keeps the time information with sufficient accuracy. It is simple and cheap. It is not demanding on power consumption, especially at a time when the power supply fails.
Příklad uspořádání podle vynálezu je znázorněn na připojeném výkrese v blokovém schématu.An example of an arrangement according to the invention is shown in the attached drawing in a block diagram.
Jednotlivé bloky zapojení je možno charakterizovat takto. Analogová parně! 1 je vytvořena z tranzistoru a kondenzátoru. Slouží k uchování Informace o dostatečné úrovni napětí v době poklesu pulsujícího napětí, Tím zabraňuje, aby nedošlo k poklesu napětí na vstupu klopného obvodu % v době mezi jednotlivými pulsy dvoucestně usměrněného nefiltrovaného napájecího napětí.Individual wiring blocks can be characterized as follows. Analog steam! 1 is formed of a transistor and a capacitor. It serves to keep information about sufficient voltage level at the time of pulsating voltage drop, thus preventing the voltage at the flip-flop circuit% from dropping between the pulses of the two-way rectified unfiltered supply voltage.
’ ~ >’~>
CS 273716 BlCS 273716 Bl
Nesymetrický integrátor 2 je vytvořen z impedančního převodníku, kondenzátoru a odporu, ke kterému je paralelné připojena dioda. Slouží k vytvoření časového inter válu mezi ukončením výpadku napájecího napětí a obnovení funkce mikropočítače 8, Klopný obvod 2 j® Sohmidtův klopný obvod vytvořený z hradel typu NAND a dvou odporů. Slouží k vytváření impulsu pro přerušení funkce mikropočítače 8 při výpadků napájecího napětí.The unbalanced integrator 2 is formed from an impedance converter, a capacitor and a resistor to which a diode is connected in parallel. It serves to create a time interval between the termination of the power failure and the resumption of the function of the microcomputer 8, flip-flop 2 j Sohmidt flip-flop made of NAND type gates and two resistors. It serves to generate an impulse to interrupt the function of the microcomputer 8 in the event of a power failure.
Blokovací hradlo £ je hradlo typu NAND. Slouží k blokování klopného obvodu 2 v době, kdy mikropočítač 8 provádí činnost, kterou nelze přerušit.The blocking gate 6 is a NAND gate. It serves to block the flip-flop 2 while the microcomputer 8 is performing an uninterruptible operation.
Přepínací obvod 2 3® vytvořen ze čtyř hradel typu NAND. Slouží k přepínání impulsů přicházejících na jednotlivé vstupy čítače 7 na jeho výstup, podle druhu právě probíhající činnosti zapojení.The switching circuit 23 is formed from four NAND-type gates. It serves to switch the pulses coming to the individual inputs of the counter 7 to its output, according to the type of current wiring operation.
Zálohovací hodiny 6 jsou vytvořeny z krystalem řízeného oscilátoru, z děličky a z derivačního obvodu. Slouží k vytváření krátkých pulsů s periodou 2s v době výpad ku napájecího napětí.The backup clock 6 is made of a crystal controlled oscillator, a divider and a derivative circuit. It is used to create short pulses with a period of 2s at the time of power failure.
Čítač 7 je n bitový čítač, jehož výstup je n bitovým výstupem. Slouží k uchován impulsů v době výpadku napájecího napětí.Counter 7 is an n-bit counter whose output is n-bit output. It serves for storing pulses during the time of power supply failure.
Mikropočítač 8 je jednočipový osmibitový mikropočítač s pamětí programů a dat. Slouží k řízení funkce celého zapojení.Microcomputer 8 is a single-chip 8-bit microcomputer with program and data memory. It is used to control the function of the entire wiring.
Jednotlivé obvody, bloky a svorky jsou spojeny takto.The individual circuits, blocks and terminals are connected as follows.
Vstupní svorka 01 zapojení je spojena sa vstupem 11 analogové paměti 1. Výstup 12 analogové paměti 1 ja spojen se vstupem 21 nesymetrického integrátoru 2. Výstup 22 nesymetrického integrátoru 2 je spojen se signálovým vstupem 31 klopného obvodu 2· Výstup 33 klopného obvodu 2 je spojen s nastavovacím vstupem 42 blokovacího hradla £, s nulovacím vstupem 82 mikropočítače 8 a s řídicím vstupem 51 přepínacího obvodu 2· Hodinový vstup 52 přepínacího obvodu 2 je spojen s výstupem 61 zálohovacích hodin 6. Výstup 54 přepínacího obvodu 2 je spojen se vstupem 71 čítače 7. Výstup 72 čítače 2 je spojen s ovládacím vstupem 81 mikropočítače 8. Dorovnávací vstup 84 mikropočítače 8 je spojen s dorovnávacím vstupem 53 přepínacího obvodu 2· Blokovací výstup 83 mikropočítače 8 je spojen s blokovacím vstupem 41 blokovacího hradla £. Výstup 43 blokovacího hradla £ je spojen s blokovacím vstupem 32 klopného obvodu 2·The wiring input terminal 01 is coupled to the analog memory 1 input 11. The analog memory 1 output 12 is coupled to the unbalanced integrator 2 input 21. The unbalanced integrator 2 output 22 is coupled to the flip-flop 2 signal input 31. the clock input 52 of the switching circuit 2 is connected to the output 61 of the backup clock 6. The output 54 of the switching circuit 2 is connected to the input 71 of the counter 7. Output The counter input 84 of the microcomputer 8 is coupled to the call input 53 of the switching circuit 2. The blocking output 83 of the microcomputer 8 is coupled to the blocking input 41 of the blocking gate 8. The blocking gate output 43 is connected to the blocking input 32 of the flip-flop 2.
V případě, že se programovatelný regulátor napájí ze sílového zdroje, pracuje zapojení takto. Na vstupní svorku 01 zapojení se přivádí dvoucestně usměrněné nefiltrované napájecí napětí. Toto napětí přechází na vstup 11 analogové paměti 1. Protože při poklesu pulsujícího napětí pod určitou stanovenou hodnotu by došlo k přerušení činnosti mikropočítače 8, zajišíuje analogová paměl 1 překlenutí tohoto intervalu v době, kdy nedochází k výpadku napájecího napětí. Na výstupu 12 analogové paměti 1 je signál nulové hodnoty. Signál stejné úrovně je i na vstupu 21 nesymterického integrátoru 2. V nesymetrickém integrátoru 2 se tento signál neguje, takže na výstupu 22 nesymetrického integrátoru 2 je signál úrovně log.l. Tento signál prochází beze změny úrovně klopným obvodem 2 β přivádí se na nulovací vstup 82 mikropočítačeIf the programmable controller is powered by a power supply, the wiring works as follows. Two-way rectified unfiltered supply voltage is applied to the input terminal 01 of the wiring. This voltage is transferred to the input 11 of the analog memory 1. As the pulse voltage drops below a certain set value, the microcomputer 8 would be interrupted, the analog memory 1 ensures that this interval is bypassed when there is no power failure. At the output 12 of analog memory 1, a zero signal is output. The signal of the same level is also at the input 21 of the unbalanced integrator 2. In the unbalanced integrator 2, this signal is negated, so that at the output 22 of the unbalanced integrator 2 there is a log.l level signal. This signal passes through the 2 β flip-flop without changing the level and is fed to the reset input 82 of the microcomputer
8. Mikropočítač 8 je v aktivním režimu a ostatní bloky zapojení se nevyužívají.8. Microcomputer 8 is in active mode and other wiring blocks are not used.
Jestliže dojde k výpadku napájecího napětí, přeruší se přívod dvoucestně usměrněného nefiltrovaného napájecího napětí na vstupní svorku 01 zapojení a na vstup 11 analogové paměti 1. Analogová pamět 1 po krátkém intervalu změní stav svého výstupu 12 na úroveň blízkou úrovni log. 1. Signál stejné úrovně je i na vstupu 21 nesymetrického integrátoru 2. V nesymetrickém integrátoru 2 se tento signál okamžitě neguje. Na výstupu 22 nesymterického integrátoru 2 je signál úrovně log.O.In the event of a power failure, the supply of two-way rectified unfiltered supply voltage to the input terminal 01 of the wiring and to the input 11 of analogue memory 1 is interrupted. 1. The same level signal is present at input 21 of unbalanced integrator 2. In unbalanced integrator 2, this signal is immediately negated. At the output 22 of the unbalanced integrator 2 there is a log.O.
Další činnoet zapojení závisí na tom, zda mikropočítač 8 provádí činnost která může být přerušena, nebo zda provádí činnost, která nemůže být přerušena. JestližeThe other circuitry depends on whether the microcomputer 8 performs an operation that can be interrupted or whether it performs an operation that cannot be interrupted. If
A~' .. CS 273716 Bl mikropočítač 8 právě provádí činnost, která může být přerušena, potom signál úrovně log. 0 je na signálovém vstupu 31 klopného obvodu 2 a na blokovacím výstupu 83 mikropočítače 8 je signál úrovně log. O”, Tento signál přechází na blokovací vstup 41 blokovacího hradla 4. V blokovacím hradle 4 se tento signál neguje. Na nastavovacím vstupu 42 blokovacího hradla 4 je signál úrovně '.'log. 1, Tento signál přechází na blokovací vstup 32 klopného obvodu 2· Jestliže je na blokovacím vstupu 32 klopného obvodu 2 signál úrovně log.l a jestliže je současně na jeho signálovém vstupu 21 signál úrovně log, 0, potom je na výstupu 33 klopného obvodu 2 signál úrovně log. 0. Tento signál přichází na nulovací vstup 82 mikropočítače 8. Jakmile se tento signál objeví na nulovaoím vstupu 82 mikropočítače 8, okamžitě se činnost mikropočítače 8 přeruší. Stejný signál úrovně log. 0 přichází i na řídicí vstup 51 přepínacího obvodu 5. Tímto signálem se přepínací obvod 5 přepne do stavu, při kterém přijímá impulsy z výstupu 61 zálohovacích hodin 6. Impulsy ze zálohovacích hodin 6 přicházejí na hodinový vstup 52 přepínacího obvodu 2 a vedou se beze změny na výstup 54 přepínacího obvodu 2· % výstupu 54 přepínacího obvodu 2 přecházejí impulsy do čítače 7, ve kterém se čítají,CS 273716 B1 microcomputer 8 is currently performing an operation that can be interrupted, then a log level signal. 0 is at the signal input 31 of the flip-flop 2 and at the blocking output 83 of the microcomputer 8 is the log level signal. This signal passes to the blocking input 41 of the blocking gate 4. In the blocking gate 4, this signal is negated. At the setting input 42 of the blocking gate 4 there is a signal level. 1, This signal passes to the latch input 32 of the flip-flop 2. If there is a log level signal at the latch input 32 of the flip-flop 2, and if at its signal input 21 a log level 0 signal is present. log. This signal comes to the reset input 82 of the microcomputer 8. As soon as this signal appears at the reset input 82 of the microcomputer 8, the operation of the microcomputer 8 is immediately interrupted. Same signal level log. 0 also comes to the control input 51 of the switching circuit 5. This signal switches the switching circuit 5 to a state in which it receives pulses from the output 61 of the backup clock 6. The pulses from the backup clock 6 arrive at the clock input 52 of the switching circuit 2 . to the output 54 of the switching circuit 2 ·% of the output 54 of the switching circuit 2 passes pulses to the counter 7 in which they are read,
V případě, že mikropočítač 8 provádí činnost, která nesmí být přerušena, to je například v případě, když provádí úpravu časové informace a přenosem hodiny, minuty, vteřiny a podobně, potom je na blokovacím výstupu 83 mikropočítače 8 signál úrovně log. 1. Tento signál se převádí na blokovací vstup 41 blokovacího hradla 4. Na výstupu 43 blokovacího hradla 4 je signál úrovně log. 0. Tento signál přechází na blokovací vatup 32 klopného obvodu 2» Na výstupu 33 klopného obvodu 2 3® v tomto případě signál úrovně log. 1. Mikropočítač 8 pokračuje v činnosti, která nesmí být přerušena. Když mikropočítač 8 tuto činnost dokončí, okamžitě se přepne jeho blokovací výstup 83 z původní úrovně log. 1 na úroveň log. 0. Tím se změní i úroveň signálu na výstupu 42 blokovacího hradla 4 z původní úrovně log. 0 na novou úroveň log. 1. To má za následek i změnu úrovně signálu na výstupu 33 klopného obvodu 2 2 původní úrovně log. 1 na novou úroveň log. 0, Zapojení opět pracuje jako v případě, kdy činnost mikropočítače 8 může být přerušena, jak bylo popsáno v předchozím odstavci.If the microcomputer 8 performs an operation that must not be interrupted, for example, when it performs time information adjustment and transmission of hours, minutes, seconds, and the like, then the blocking output 83 of the microcomputer 8 has a log level signal. 1. This signal is converted to the blocking input 41 of the blocking gate 4. The output 43 of the blocking gate 4 is a log level signal. 0. This signal passes to the latch block 32 of the flip-flop 2 »In this case, the output level of the flip-flop 2 3® is a log level signal. 1. The microcomputer 8 continues to operate without interruption. When the microcomputer 8 completes this operation, its blocking output 83 immediately switches from the original log level. 1 to log. This also changes the signal level at the output 42 of the blocking gate 4 from the original log level. 0 to new log level. 1. This has also resulted in a change of signal level at the output 33 of the flip-flop 2 of the original two level log. 1 to a new log level. The wiring again operates as if the operation of the microcomputer 8 can be interrupted as described in the previous paragraph.
Když se opět obnoví napájecí napětí, js opět na vstupní svorce 01 zapojení dvoucestně usměrněné nefiltrované napájecí napětí, které přechází na vstup 11 analogové paměti 1. Na vustupu 12 analogové paměti je signál blízký úrovni log, 0, který přechází na vstup 21 nesymterlckóho integrátoru 2. Na výstupu 22 nesymetrického integrátoru 2 pomalu roste napětí. Toto napětí se přivádí na signálový vstup 31 klopného obvodu 2· P° dosažení nastavené komparační úrovně se změní stav výstupu 33 klopního obvodu 2 2 původní úrovně log. 0 na novou úroveň log. 1. Tím se odblokuje nulovací vstup 82 mikropočítače 8, který opět zahájí činnost. Současně se signál úrovně log. 1 přivádí na řídicí vstup 51 přepínacího obvodu 2« Na dorovnávací vstup 53 přepínacího obvodu 5 přicházejí impulsy z dorovnávacího výstupu 85 mikropočítače 8, Tyto impulsy převádí přepínací obvod 2 na svůj výstup 54, odkud přecházejí na vstup 71 čítače 7. V čítači 7, se Impulsy čítají. Když dojde ke změně signálu na výstupu 72 čítače 7, přivádí se změněný signál na ovládací výstup 81 mikropočítače 8, Mikropočítač 8 přestane vysílat Impulsy ze svého dorovnávacího výstupu 84. Z počtu vyslaných impulsu a z úrovně signálu na svém ovládacím vstupu 81 vyhodnotí mikropočítač 8 počet impulsů zaznamenaných v čítači 7 v době výpadku napájecího napětí. Získanou informací se v mikropočítači 8 zajistí aktualizace reálného času po skončení výpadku napájecího napětí.When the supply voltage is restored again, the two-way rectified unfiltered supply voltage is switched to input terminal 01, which passes to analog memory 1 input 11. At the input of analog memory 12, the signal is close to log level 0, which passes to unbalance integrator 2 At the output 22 of the unbalanced integrator 2, the voltage slowly increases. This voltage is applied to the signal input 31 of flip-flop 2. When the set comparative level is reached, the output 33 of flip-flop 2 2 of the original log level changes. 0 to new log level. 1. This clears the reset input 82 of the microcomputer 8, which resumes operation. At the same time the signal level log. 1 pulses from the call output 85 of the microcomputer 8 to the call input 53 of the switch circuit 5. These pulses convert the switch circuit 2 to its output 54 from where it passes to the input 71 of the counter 7. In counter 7, Impulses are counting. When the signal at the output 72 of the counter 7 is changed, the altered signal is applied to the control output 81 of the microcomputer 8, the microcomputer 8 stops transmitting pulses from its call output 84. From the number of pulses transmitted and recorded in the counter 7 at the time of a power failure. The information obtained is provided in the microcomputer 8 to update the real time after the power failure.
Vynálezu se využije v regulační technice.The invention is used in control technology.
CS 273716 BlCS 273716 Bl
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS577688A CS273716B1 (en) | 1988-08-25 | 1988-08-25 | Connection for programmable regulator's real time redundancy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS577688A CS273716B1 (en) | 1988-08-25 | 1988-08-25 | Connection for programmable regulator's real time redundancy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS577688A1 CS577688A1 (en) | 1990-08-14 |
| CS273716B1 true CS273716B1 (en) | 1991-04-11 |
Family
ID=5403304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS577688A CS273716B1 (en) | 1988-08-25 | 1988-08-25 | Connection for programmable regulator's real time redundancy |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS273716B1 (en) |
-
1988
- 1988-08-25 CS CS577688A patent/CS273716B1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS577688A1 (en) | 1990-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2027245C1 (en) | Frequency or phase relay | |
| US4490581A (en) | Clock selection control circuit | |
| US3861134A (en) | Remote time clock system with standby power means | |
| JPH0616277B2 (en) | Event distribution / combining device | |
| RU2058679C1 (en) | Information system monitoring and backup device | |
| RU1791943C (en) | Device for control of polyphase pulse converter | |
| JPH0320775B2 (en) | ||
| RU2707703C1 (en) | Adaptive backup system of operating devices with backup | |
| SU1091167A1 (en) | Device for checking pulse sequence source | |
| SU1275446A1 (en) | Device for checking decoder | |
| SU1577026A1 (en) | Device for controlling three-phase inverter | |
| JPS6450133A (en) | Watch dog timer | |
| RU1783517C (en) | Controlled summer | |
| JP2749994B2 (en) | Numerical control unit | |
| SU1001012A1 (en) | Programmable controller | |
| SU1018107A1 (en) | Program time device | |
| JPS62168204A (en) | digital control device | |
| SU792616A1 (en) | Adaptive majority device | |
| SU1182501A1 (en) | Pulsed redundant voltage stabilizer | |
| SU840760A2 (en) | Device for monitoring pulse frequency | |
| SU1522209A2 (en) | System for checking relay distributors | |
| SU1559347A1 (en) | Device for checking microcompressor system | |
| SU1615880A1 (en) | Device for checking up/down binary counter | |
| SU1187150A2 (en) | Digital control device servo drive control device | |
| JPS59210787A (en) | Monitor and control system |