CS273743B1

CS273743B1 - Display block for programmable regulator

Info

Publication number: CS273743B1
Application number: CS686788A
Authority: CS
Inventors: Pavel Ing Kollert; Lubos Ing Kafka
Original assignee: Kollert Pavel; Kafka Lubos
Priority date: 1988-10-18
Filing date: 1988-10-18
Publication date: 1991-04-11
Also published as: CS686788A1

Abstract

The connection of the display block utilizes the accumulator as a memory and driver of the display unit. The input data are acquired directly from the data bus of the microcomputer. The write pulse is switched over to the individual drivers of the display units by the switch. The switch is addressed from the address bus. The blocking circuit secures switching-over of the individual pages of the data memories. The accumulators in the power memories are handled as the pages of the data memories. The displayed information is delivered from the power memory via the associated limiting block, where it is current-limited, and continues to the associated display unit where it is displayed. It can be used with display units of program controllers.<IMAGE>

Description

Zobrazovací blok programovatelného regulátoru (57) Zapojení zobrazovacího bloku využívá stradače jako paměti a jako budiče zobrazovací jednotky. Vstupní data se získávají přímo z datové sběrnice mikropočítače. Zápisový impuls se přepíná k jednotlivým budičům zobrazovacích jednotek přepínačem. Přepínač se adresuje z adresní sběrnice. Blokovací obvod zajištuje přepínaní jednotlivých stránek pamětí dat. Jako stránky pamětí dat jsou obsluhovány střadače ve výkonových pamětech, Z výkonové paměti se zobrazovaná informace převádí přes přiřazený omezovači blok, ve kterém se proudově omezí a přechází na přiřazenou zobrazovací jednotku, kde se zobrazí. Využije se u zobrazovacích jednotek programových regulátorů.Programmable Controller Display Block (57) The display block wiring uses the straddles as memory and as display driver. The input data is obtained directly from the microcomputer data bus. The write pulse is switched to individual display drivers by a switch. The switch is addressed from the address bus. The blocking circuit ensures switching between individual pages of data memories. As data memory pages, the inverters in the power memories are operated. From the power memory, the displayed information is transferred through an assigned limiting block, in which it is current-limited and passes to the assigned display unit where it is displayed. It is used in the display units of program controllers.

CS 273743 BlCS 273743 Bl

Vynález se týká zobrazovacího bloku programovatelného regulátoru.The invention relates to a programmable controller display block.

Známá zapojení zobrazovacích jednotek jeou ae sedmisegmentovými znaky upravena pro tzv. dynamický provoz. U tšchto zapojení se pro aktivovaný znak přivádí napětí na segmentové vstupy těch segmentů, které se mají rozsvítit v příslušném znalců. Shodné segmentové vstupy všech znaků jsou spojeny a způsob připojení napětí na tyto vstupy určuje tvar zobrazovaného znaku. Druhý pol segmentů je vzájemné propojen v rámci znaku a postupným přiváděním napětí na jednotlivé znaky ae zajištuje zobrazení znaku na konkrétní pozici. Tak se postupně rozsvěcují jednotlivé znaky, a to takovou rychlostí, při které má lidské oko v důsledku určité setrvačnosti dojem, še jednotlivé znaky svítí nepřetržitě. Nevýhodou tohoto uspořádání je, že při dynamickém provozu zobrazovací jednotky se vyžaduje stálá programová obsluha, která je u zařízení s velkým časovým zatížením programového vybavení prakticky nemožná. Příkladem takového programového vybavení je právě programové vybavení pro regulaci v reálném čase. Další nevýhodou tohoto uspořádání je nižší jas zobrazovaných údajů vzhledem lc nepříznivému poměru času, po který segment svítí a času, po lcterý je segment zatemněn. Nízký jas se částečně kompenzuje zvýšeným proudem do segmentu, ten však vyžaduje použití nákladnějších budičů se zvýšeným výkonem. Použití zvýšeného proudu do segmentů bývá navíc příčinou nízké životnosti zobrazovací jednotky. Jinou možností je řešení zobrazovače v dynamickém provozu bez podpory programového vybavení. Při takovém řešení však vznikají neúměrně vysoké požadavky na počet prvků technického vybavení. Je známé také klasické zapojení, které se používá zejména u malého počtu zobrazovacích jednotek, především v zapojeních s TTL obvody střední a nižší integrace. U těchto zapojení je jeden zobrazovací prvek připojen přes odpory na dekodér. Dekodér převádí binární kod potřebný k zobrazení informace na sedmisegmentový displej. Binární kód se uchovává ve čtyřbitové paměti zobrazovaných dat. Styřbitová parně? zobrazovaných dat může být tvořena výstupní branou mikropočítače. Nevýhodou tohoto zapojení zobrazovací jednotky je omezený počet zobrazovaných znaků, ktoré je třeba předem určit.The known display units are adapted for so-called dynamic operation by seven-segment characters. With these wiring, a voltage is applied to the segment inputs of those segments to be lit by the respective expert for the activated character. Identical segment inputs of all characters are connected and the way of applying voltage to these inputs determines the shape of the displayed character. The other half of the segments are interconnected within the character and successively applying voltage to each character and ensuring that the character is displayed at a particular position. In this way, the individual features gradually light up, at a rate at which the human eye, due to some inertia, has the impression that the individual features illuminate continuously. A disadvantage of this arrangement is that the dynamic operation of the display unit requires constant program operation, which is virtually impossible for devices with a high software load time. An example of such software is real-time control software. Another disadvantage of this arrangement is the lower brightness of the displayed data due to the unfavorable ratio of time the segment is lit to the time that the segment is darkened. The low brightness is partially compensated by the increased current to the segment, but this requires the use of more expensive exciters with increased power. In addition, the use of increased segment current is the cause of low display unit life. Another option is to display the display in dynamic operation without software support. Such a solution, however, results in disproportionately high demands on the number of hardware elements. It is also known classical connection, which is used especially for a small number of display units, especially in TTL circuits of medium and lower integration. In these circuits, one display element is connected via resistors to the decoder. The decoder converts the binary code needed to display the information to a seven-segment display. The binary code is stored in a four-bit memory of the displayed data. Styřbitová parně? the displayed data can be formed by the output gate of the microcomputer. The disadvantage of this wiring of the display unit is the limited number of display characters that need to be predetermined.

Tyto nedostatky odstraňuje zapojení zobrazovacího bloku univerzálního programového regulátoru podle vynálezu. Ovládací výstupy řídicího mikropočítače jsou spojeny s ovládacími vstupy rozdělovacího bloku a skupinový zobrazovací výstup každé výkonové paměti je spojen se vstupem přiřazeného prvního až n-tého omezovače. Výstup každého omezovače je spojen se vstupem přiřazené první až n-té zobrazovací jednotky. Podstata vynálezu spočívá v tom, že pamaíový výstup rozdělovacího bloku je spojen s paměíovou výstupní svorkou zapojení, jehož komunikační výstupní svorka je spojena s komunikačním výstupem rozdělovacího bloku. Uvolňovací výstup rozdělovacího bloku je spojen s uvolňovacím vstupem přepínače. Skupinový adresní vstup přepínače je spojen se skupinovým adresním výstupem mikropočítače. Skupinový datový výstup mikropočítače je spojen se skupinovým datovým vstupem odpovídající první až n-té výkonové paměti. Zápisový vstup každé výkonové paměti je spojen s odpovídající první až n-tou výstupní svorkou. Společný vstup přepínače je spojen s povelovým výstupem mikropočítače. Převodníková výstupní svorka přepínače je spojena a převodníkovým výstupem zapojení.These drawbacks are overcome by wiring the display block of the universal program controller according to the invention. The control outputs of the control microcomputer are coupled to the control inputs of the splitter block, and the group display output of each power memory is coupled to the input of the assigned first through nth limiter. The output of each limiter is connected to the input of the associated first through nth display units. SUMMARY OF THE INVENTION The memory output of the splitter block is connected to a memory output terminal of the circuit, the communication output terminal of which is connected to the communication output of the splitter block. The splitter block enable output is coupled to the switch input enable. The group address input of the switch is connected to the group address output of the microcomputer. The group data output of the microcomputer is coupled to the group data input corresponding to the first through nth power memory. The write input of each power memory is connected to the corresponding first to nth output terminals. The common input of the switch is connected to the command output of the microcomputer. The converter output terminal of the switch is connected to the converter output wiring.

Výhodou zapojení podle vynálezu je jednoduché řešení s možností ovládání prakticky neomezeného počtu zobrazovaných znaků a snadným propojením s řídicím mikropočítačem prostřednictvím sběrnice. Zobrazované znaky vykazují vysoký jas bez blikání. Jejich čtení je pro lidské oko příjemnější a nedochází k mýlkám. Zapojení umožňuje zobrazení libovolného znaku v rámci sedmisegmentového zobrazovače. To umožňuje využívat mnemonického vyjádření různých veličin, například th, tc, atd. Této vlastnosti lze s , výhodou využít u programovatelného regulátoru při cyklickém zobrazování různých parametrů regulace pro jejich snadné rozlišení. Význačnou vlastností zapojení je také snadná programová obsluha, která spočívá ve vložení kódu znaku na specifikovanou adresu a nevyžaduje periodickou činnosti programového vybavení v rámci operačního systémuThe advantage of the connection according to the invention is a simple solution with the possibility of controlling a virtually unlimited number of displayed characters and easy connection with the control microcomputer via the bus. Displayed characters show high brightness without flickering. Reading them is more pleasant for the human eye and there is no mistake. The connection allows displaying any character within the seven-segment display. This makes it possible to use mnemonic expressions of various variables, for example th, tc, etc. This property can be advantageously used in a programmable controller in cyclic display of various control parameters for their easy differentiation. An important feature of the connection is also easy software operation, which consists of inserting the character code at the specified address and does not require periodic operation of the software within the operating system

CS 273743 Bl v reálném čase.CS 273743 B1 in real time.

Příklad uspořádání podle vynálezu je znázorněn na připojeném výkrese v blokovém schématu.An example of an arrangement according to the invention is shown in the attached drawing in a block diagram.

Jednotlivé bloky zapojení je možno charakterizovat takto.Individual wiring blocks can be characterized as follows.

Řídicí mikropočítač 1 je jednočipový mikropočítač s pamětí programu. Slouží k přípravě zobrazovaných dat a k řízení jejich zobrazení.The control microcomputer 1 is a single-chip microcomputer with program memory. It serves to prepare the displayed data and control its display.

Rozdělovači blok £ je vytvořen z pěti hradel typu NAND, Slouží k odblokování jednotil vých částí obvodu, se kterými komunikuje jako s pamětí dat.The splitter block 8 is formed from five NAND type gates. It serves to unblock the individual parts of the circuit with which it communicates as a data memory.

Přepínač 3 je tvořen analogovým multiplexerem. Slouží k přepínáni zápisového impulsu do jednotlivých výkonových pamětí a na převodníkový výstup zapojení.The switch 3 consists of an analog multiplexer. It is used to switch the write pulse to individual power memories and to the converter output wiring.

Všechny výkonové paměti 4.1. až 4.n. jsou stejné, jsou tvořeny osmibitovým střadačem s výstupním proudem větším než 15 mA, Slouží jako parně { zobrazovací informace u budiče displeje. Všeohny omezovače 5.1. až 5«n. jsou stejné. Každý je vytvořen sedmi odpory a slouží jako omezovač proudu pro jednotlivé segmenty připojené zobrazovací jednotky.All power memories 4.1. to 4.n. are the same, consisting of an 8-bit inverter with an output current greater than 15 mA. All-round limiter 5.1. to 5 «n. they are the same. Each is formed by seven resistors and serves as a current limiter for the individual segments of the connected display unit.

Všechny zobrazovací jednotky 6.1. až 6,n, jsou stejné. Jsou to sedmisegmentové zobrazovací jednotky se světelnými diodami. Slouží k zobrazení dat.All displays 6.1. to 6, n, are the same. They are seven-segment display units with light-emitting diodes. Displays data.

Zapojení jednotlivých bloků, součástí a svorek zobrazovací jednotky univerzálního programového regulátoru je provedeno takto. Ovládací výstupy 11, 12 řídicího mikro počítače £ jsou spojeny s přiřazenými ovládacími vstupy 21, 22 rozdělovacího bloku £. Skupinový zobrazovací výstup 43.1 až 43.n každé výkonové paměti 4.1 až 4.n je spojen se vstupem 51.1 až 51.n přiřazeného prvního až n-tého omezovače 5.1 až 5.n. Výstup 52.1 až 52«n každého omezovače 5«1 až 5.n je spojen vstupem 61.1 až 6l.n přiřazené první až n-té zobrazovací jednotky 6,1 až 6,n. Parněíový výstup 24 rozdělovacího bloku 2 je spojen s pamělovou výstupní svorkou Ol zapojení. Komunikační výstupní svorka 02 zapojení je spojena s komunikačním výstupem 25 rozdělovacího bloku 2, Uvolňovací výstup 23 rozdělovacího bloku 2 je spojen s uvolňovacím vstupem 33 přepínače 3. Skupinový adresní vstup 31 přepínače 3 je epojen se skupinovým adresním výstupem 13 řídicího mikropočítače £. Skupinový datový výstup 15 mikropočítače £ je spojen se skupinovým datovým vstupem 42.1 až 42,n odpovídající první až n-té výkonové paměti 4.1 až 4.n. Zápisový vstup 41.1 až 41.n každé výkonové paměti 4.1 až 4.n je spojen s odpovídající první až n-tou výstupní svorkou 34.1 až 34.n přepínače £. Společný vstup 32 přepínače 3 je spojen s povelovým výstupem 14 řídicího mikropočítače JL. Převodníková výstupní svorka 35 přepínače 3 je spojena s převodníkovým výstupem 03 zapojení. Parnělová výstupní svorka Ol zapojení, komunikační svorka 02 zapojení a převodníkový výstup 03 zapojení jsou připojeny k vnějěím obvodům, které nejsou součástí tohoto zapojení.The connection of the individual blocks, components and terminals of the display of the universal programmer controller is as follows. The control outputs 11, 12 of the control microcomputer 6 are connected to the associated control inputs 21, 22 of the manifold block 6. The group display output 43.1 to 43.n of each power memory 4.1 to 4.n is coupled to the input 51.1 to 51.n of the associated first to n-th limiter 5.1 to 5.n. The output 52.1 to 52 «n of each limiter 5« 1 to 5.n is connected by input 61.1 to 61.n associated with the first to nth display units 6.1 to 6, n. The steam output 24 of the manifold block 2 is connected to the memory output terminal A1 of the circuit. The wiring communication output terminal 02 is connected to the communication output 25 of the splitter block 2. The release output 23 of the splitter block 2 is coupled to the release input 33 of the switch 3. The group address input 31 of the switch 3 is coupled to the group address output 13 of the control microcomputer. The group data output 15 of the microcomputer 6 is coupled to the group data input 42.1 to 42 n corresponding to the first to n th power memories 4.1 to 4.n. The write input 41.1 to 41.n of each power memory 4.1 to 4.n is coupled to the corresponding first to nth output terminals 34.1 to 34.n of the switch 8. The common input 32 of the switch 3 is coupled to the command output 14 of the control microcomputer 11. The converter output terminal 35 of the switch 3 is coupled to the wiring converter output 03. The wiring output terminal O1, the wiring communication terminal 02, and the wiring converter output 03 are connected to external circuits that are not part of this wiring.

Zobrazovací blok pracuje takto. Zobrazování řídí mikropočítač 1, ze kterého vycházejí přes jeho skupinový datový vstup 15 data, která přecházejí na skupinový datový vstup 42.1 až 42.n první až n-té výkonové paměti 4.1 až 4.n. V případě změny zobrazované informace vyěle mikropočítač 1 ze svého povelového výstupu 14 zápisový impuls, který přechází na společný vstup 32 přepínače 3. Z první až n-té výstupní svorky 34.1 až 34.n přepínače 3 přechází zápisový impuls na zápisový vstup 41.1 až 41.n první až n-té výkonové paměti 4.1 až 4.n. Přepínání zápisových Impulsů do jednotlivých výkonových pamětí 4.1 až 4.n řídí mikropočítač £ řídicím signálem, který přechází ze skupinového adresního výstupu 13 mikropočítače JL na skupinový adresní vstup 31 přepínače _3. Protože se zapojení chová k jednotlivým výkonovým pamětem 4.1 až 4.n jako ke stránce paměti dat, je třeba jeětě obsloužit rozdělovači blok £, který uvolňuje činnost příslušné skupiny bloků, ve které je výkonová parněΐ 4 s přiřazeným omezovačem 5, a s přiřazenou zobrazovací jednotkou 6, Činnost rozdělovacího bloku 2 řídí mikropočítač 1 signály, které přecházejí z prvního ovládacího výstupu 11The imaging block works as follows. The display is controlled by the microcomputer 1, from which the data is transferred via its group data input 15, which is transferred to the group data input 42.1 to 42.n of the first to nth power memories 4.1 to 4.n. If the displayed information changes, the microcomputer 1 divides the write pulse from its command output 14 to the common input 32 of the switch 3. From the first to nth output terminals 34.1 to 34.n of the switch 3, the write pulse passes to the write input 41.1 to 41. n first to n th power memory 4.1 to 4.n. The switching of the write pulses to the individual power memories 4.1 to 4.n controls the microcomputer 6 with a control signal that passes from the group address output 13 of the microcomputer 11 to the group address input 31 of the switch 3. Since the connection behaves to the individual power memories 4.1 to 4.n as a data memory page, it is necessary to serve the splitter block 8 which releases the operation of the respective block group in which the power steam 4 is assigned with the limiter 5 and the associated display unit 6 The operation of the splitter block 2 is controlled by the microcomputer 1 by signals that pass from the first control output 11

Claims

CS 273743 B1 of microcomputer 1 to the first control input 21 of control block 2 and from the second control output 12 of microcomputer 1 to the second control input 22 of distribution block 2. The release signal passes from release output 23 of splitter block 2 to release input 33 of switch 2. releasing input 33 of switch 2, releasing the signal, then if the microcomputer 1 sends a write pulse, the new data according to the specified address is written to the corresponding first to nth power memories 4.1 to 4.η »Data written to the respective power memory 4.1 to 4 .n pass through its group display output 43.1 to 43.n to the associated first to n-th limiter 5.1 to 5, n. In the limiter 5a to 5nn, the signal is current limited to the desired level. The current limited signal passes to the associated display unit 6.1 to 6, n, in which the DC information is displayed. The signal that passes from the memory output 24 of the splitter block 2 to the voltage output terminal 01 of the wiring and the signal that passes from the communication output 25 of the wiring block 6 to the communication output terminal 02 of the wiring is controlled by external circuits that are not. Another external circuit that is not part of the wiring is controlled by a signal that passes from the converter output terminal 35 of the switch 2 ^{to the} wiring input 03.

The invention is utilized in computer-controlled display blocks of program controllers.

SUBJECT OF THE INVENTION

A universal program controller display block in which the control outputs of the master microcomputer are connected to the control inputs of the splitter block, and the group display output of each power memory is connected to an assigned first through n-th limiter input whose output is connected to an assigned first through n th display unit, characterized in that the memory output (24) of the splitter block (2) is connected to a memory output terminal (01) of the circuit, whose communication output terminal (02) is connected to the communication output (25) of the splitter block (2), whose release output (23) is connected to the release input (33) of the switch (3), whose group address input (31) is connected to the group address output (13) of the microcomputer (1), whose group data output (15) is connected to group data input (42.1 to 42.n) corresponding to the first to n th power memory (4. 1 to 4.n), whose write input (41.1 to 41.n) is connected to the corresponding first to nth output terminals