CS275692B6 - Comparator circuit with field effect transistor - Google Patents
Comparator circuit with field effect transistor Download PDFInfo
- Publication number
- CS275692B6 CS275692B6 CS902947A CS294790A CS275692B6 CS 275692 B6 CS275692 B6 CS 275692B6 CS 902947 A CS902947 A CS 902947A CS 294790 A CS294790 A CS 294790A CS 275692 B6 CS275692 B6 CS 275692B6
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- amplifier
- circuit
- transistor
- output
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims 2
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000000295 complement effect Effects 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 abstract description 8
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000005070 sampling Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Radar Systems Or Details Thereof (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Vynález se týká obvodu komparátoru a polem řízeným trenzistorera, zejména pro analogově číslicový převodník.
Technologie číslicových obvodů byla vyvinuta až k bodu, kde je praktická začít zahrnovat zpracováni číslicového signálu ve spotřebitelských elektronických přístrojích. Napřiklad výrobci začínají zavádět televizní přijímače a magnatoskopy, které zahrnuji číslicovou elektroniku, aby přidali zvláštní vlastnosti, jeko Je statický obré- * zek, nebo obraz v obraze, do přijímačů. Pro doesženi číslicového zpracováni je nejprve vhodná převést přijatý vysílaný signál do číslicového formátu, a tato funkce je prováděna analogově číslicovým převodníkem. Ve zpracováni číslicového televizního sig- ” nálu je žádoucí vzorkovat televizní signál na četnosti čtyřnásobné pomocné nosné barvy, to Je asi 14,32 MHz, a převést signál do formátu impulsové kódová modulace e osmibitovým rozlišením. Existuji blpolárni analogově číslicové převodníky, které pracují uspokojivě na těchto četnostech a s tímto rozlišením. Technologie výběru provedení číslicového zpracování v elektronických výrobcích je však technologii unipolárnleh polem řízených tranzistorů. Důvodem pro to je, že technologie unipolárnleh polem řízených tranzistorů umožňuje velkou hustotu zastavěni přístrojů s nízkým výkonovým rozptylem.
Osmibitové čtrnáctimegahertzové analogově číslicové převodníky provedené unipolárni technologii podle dosavadního stavu techniky jsou běžně k dostáni. Výrobní výtěžnost takových zařízeni Je však relativně slabá. Přiklad typického unipolérnlho analogově číslicového převodníku je popsán v americkém patentu číslo 4691189, který je tímto zahrnut do popisu jako reference. Četné varianty tohoto typu analogově číslicového převodníku byly vytvořeny pro zvýšení buň Jeho operační rychlosti, nebo linearity Jeho převodu. Tyto návrhy však nezajišťuji zařízení s uspokojivými výkony a výtěžnosti pro zpracováváni signálu obrazového kmitočtu. Analogově číslicové převodníky typu zobrazeného v americkém patentu číslo 4691189 Jsou výsledkem kompromisu mezi výkonnosti s výtěžkem v tom, že rozměry tranzistorů jsou extrémně malé, aby se zvýěila hustota montáže a tím výtěžek. 3ak Jsou však tranzistorové přístroje vyráběny menši, hraji stále významnější roli rozptylové kapacity, kde tyto rozptylové kapacity v unipolárnleh obvodech mají tendenci k nellnaáritě vzhledem k přiloženému potenciálu a takto nejsou zcela předvídatelné.
Obvod komparátoru popsaný v americkém patentu číslo 4691189, jehož část je zobrazena ne obrázku 1 zde, používá dva inveřtujlci zesilující stupně II. 12. které Jsou kapacitně spřeženy (C2) v kaskádě a z nichž každý zahrnuje spínací obvody (TG1, 4
TG2) pro automatické nulováni v průběhu části každé vzorkovací periody. K mezlstupňovému vazebnímu kondenzátoru C2 Je přidružena rozptylové kapacita mezi jednou z Jeho desek a noenou vrstvou obvodu, přičemž rozptylová kapacita Je téhož řádu velikoatl, * jako vazební kondenzátor sám. Teto rozptylová kapacitě zpomalí dobu odezvy na výstupu prvního invertujiclho zesilovače, a tim spomall dobu odezvy komparátoru.
V návrhu komparátoru podle amerického patentu číslo 4691189 jsou inveřtujlci zesilovače II, 12 navrženy s komplementárními polem řízenými tranzistory majícími propojená báze a Jejich dráhy kolektor - pmitor jaou sériově zapojeny mezi potenciály zdroje. Přepínače automatického nulování jaou uspořádány pro připojeni výstupních svorek invertujlclch zesilovačů k jejich příslušným vstupním svorkám bezprostředně před každým intervalem vzorkováni signálu. Tento způsob automatického nulováni propůjčuje ínvertujicim zesilovačům citlivost na velmi malé změny vustupniho potenciálu, což je žádoucí vlastnost pro tento typ komparátoru.
CS 275 692 B6
Pro každý komparátor v analogově číslicovém převodníku, a v osmibitovém mžikovém analogově číslicovém převodníku může být 256 komparátorů, alespoň všechny druhé invertujici zesilovače 12 budou vykazovat saturovaný výstupní potenciál každou vzorkovací periodu vyžadující značnou změnu potenciálu v průběhu automatického nulováni.
Bude zřejmé, že rychlost, na které se invertujici zesilovače mohou automaticky nulovat, je záporně ovlivněna rozptylovou kapacitou v obvodu, například rozptylovými kapacitami mezi Cl a C2 a substrátem a rozptylovými kapacitami mezi spínacími obvody TG1, TG2 automatického nulováni a substrátem.
Vynález se týká obvodu komparátoru e polem řízeným tranzistorem. Jehož vstupní spínací obvod pro připojeni signálového potenciálu a první splnsci obvod pro připojeni referenčního potenciálu Jsou svými výstupy spojeny přes kondenzátor se vstupem prvního invertujiciho zesilovače, mezi Jehož vstup a výstup Je vražen druhý apinaci obvod, přičemž Jednotlivá spínači obvody Jsou opatřeny vstupními řídicími svorkami příslušných řídicích hodinových signálůj Jehož podstata spočívá v tom, že k výstupu prvního invertujiclho zesilovače Je přimo připojen vstup druhého invertujiciho zesilovače, Jehož výstup Je připojen na obvod automatického nulováni, který je účinně izolován od vstupu druhého invertujiciho zesilovače.
Pro správnou funkci Je výhodné, když druhý invertujici zesilovač sestává ze dvou tranzistorů komplementárního typu, kde řídicí elektroda prvního tranzistoru Js připojena k výstupu prvního invertujiciho zesilovače e hlavní vodivé dráty obou tranzistorů Jsou propojeny v sérii e tvoři výstup druhého invertujiciho· zesilovače a že obvod automatického nulováni druhého invertujiciho. zesilovače zahrnuje třetí spínač: pro střídavé 8poj ováni výatupu druhého invertujiciho zesilovače a řidiči elektrody druhého tranzistoru. Pro správnou funkci je dále výhodné, když obvod eutomatického nulováni druhého invertujiciho zesilovače zahrnuje kondenzátor, spojený mezi řidiči elektrodu druhého tranzistoru a bod prvního potenciálu.
Pro správnou funkci Je také výhodné, když druhý spínací obvod Je připojen na vstupní svorku řídicího hodinového signálu, zatímco třetí splnsci obvod je připojen na vstupní svorku zpožděného řídicího hodinového signálu.
Na obr. 1 Je znázorněno schéma obvodu komparátoru podle dosavadního stavu techniky, ne obr. 2 je znázorněno schéma obvodu komparátoru podle vynálezu, ne obr. 3 jsou znázorněny průběhy hodinových signálů užitečných při popisu činnosti obvodu z obr. 2 e na obr. 4 jeou znázorněny příkladné obvody pro generováni hodinových signálů zobrazených na obr. 3,
Pokud jde o dosavadní stav techniky podle obvodu z obr. 1, bude krátce popsána činnost tohoto obvodu. V průběhu první poloviny každé vzorkovací periody spínací obvody TG1. případně TG2 zkratuji vstupní a výstupní propojeni invertujicich zesilovačů Π e 12. To uatavl vstupní potenciál každého zesilovače uprostřed Jeho dynamického operačního rozsahu. Tyto potenciály jsou uloženy ne příslušných deskách kondenzátorů Cl a C2. V téže době, kdy jsou spínací obvody TG1 a TG2 zkratovány, je spínači obvod TGR také zkratován e připojuje referenční potenciál ke vstupní desce kondenzátoru Cl. Splnecl obvody TG1, TG2 a TGR Jeou pak jednotlivě rozpojeny. Zesilovač II a 12 mají značný zisk a Jsou nyní opatřeny předpětlm na nestabilním pracovním bodě.
CS 275 692 B6
Spínací obvod TGS jo pak zkratován a přípoji vstupní potenciál k desce kondenzátoru Cl. Oestliže je vstupní potenciál o něco málo větší nebo menši než referenční potenciál, výstupní potenciál z invertujlclho zesilovače 12 bude přiveden k v podstatě svá kladná či záporná výstupní saturačnl úrovni a poté uložen v blokovacím obvodě pro periodu vzorkováni. Detailnější popis činnosti tohoto obvodu, viz americký patent Č.
4691189.
*
Obvod zobrazený na obr. 2 pracuje podobně jako obvod zobrazený na obr. 1, ale Ja uspořádán pro rychlejší operační výkon. Na obrázku 2 Jsou znázorněny spínací obvody 12, 22, 26, 28, 30 a 32 a mohou být realizovány přenosovými hradly komplementárních j tranzistorů, jako jsou spínací obvody TG1 a TG2 na obr. 1.
Vstupní signál, který má být srovnáván, je přiveden přes svorku 10 ke spínacímu obvodu 12. Referenční signál, vůči němuž má být vstupní signál srovnáván. Je přiveden přes svorku 20 ke spínacímu obvodu 22. Spínací obvody 12 a 22 Jsou ošetřeny v podstatě protifázovými hodinovými signály P2, PÍP, aby střídavě připojovaly vstupní a referenční signály k první desce vstupní kondenzátoru 24, Druhá deska vstupního kondenzátoru 24 je připojena k elektrodě báze tranzistoru T13 typu p s předpětím jako k zesilovači AI ee společným emltorem. Tranzistor N13 typu n, z něhož jeho předpětí dělá zdroj konstantního proudu, má svou elektrodu kolektoru připojenou k elektrodě kolektoru tranzistoru P13 a vytváří zatěžovacl impedanci pro zesilovač. Propojeni tranzistorů N13 a P13 Je výstupní spojeni zesilovače se společným emltorem. Spinaci obvod 26 je zapojen mezi vstupní a výstupní propojeni zesilovače se společným emltorem. Spínací obvod 26 je ošetřen hodinovým signálem Pl pro automatické nulováni zesilovacího stupně v podstatě koincidujici se spínacím obvodem 22 připojujícím referenční signál ke kondenzátoru 24.
Pokud Jde o relativní časováni hodinových signálů Pl, P2 a P10. viz obrázek 3.
Potenciál předpětí pro tranzistor N13 typu n je zajištěno tranzistorem P23 typu p a tranzistorem P23 typu n, majícími své příslušné základni vodivé dráhy zapojeny do série mezi potenciály zdroje. Tranzistor N23 je zapojen jako hlavni tranzistor proudového zrcadlového zesilovače s tranzistorem N13 zapojeného Jako podřízený tranzistor.
Řidiči elektroda tranzistoru P23 je opatřena předpětím na potenciálu, který je asi uprostřed mezi potenciály zdroje. Poměr trenskonduktancl P23/N23 tranzistorů P23, N23 Je roven poměru tranekonduktanci P13 a N13 tranzistorů P13 a N13.
Výstupní zapojeni zesilovače AI je připojeno k řidiči elektrodě delšího tranzistoru N33 typu n, zapojeného jako' zesilovač A2 se společným emltorem. Zatěžovacl obvod tranzistoru N33 je zajištěn tranzistorem P33 typu p majícím vodivostnl dráhu emltor-kolektro zapojenou do série s vodivostnl dráhou emitor-kolektro tranzistoru N33 mezi napájecí potenciály V0D 8 zemi. Propojeni tranzistorů P33 a N33 vytváří výstupní zapojeni zesilovače A2.
Řídicí elektroda tranzistoru P33 je připojena k výstupnímu zapojeni zesilovače A2 spínacím obvodem 28. Spínací obvod 28 Je řízen hodinovým signálem P10. V průběhu intervalů, kde aplnacl obvod 26 spojuje vstupní a výstupní zapojeni zesilovače Al pro automatické nulováni zesilovače Al, spojuje aplnacl obvod 28 výstupní zapojeni zesilovače A2 a elektrodou báze tranzistoru P33 pro automatické nulováni zesilovače A2.
CS 275 692 B6
Kondenzátor 29 Je zapojen mezi řidiči elektrodu tranzistoru P33 a bod pevného potenciálu, například napájecího potenciálu Ρθθ nebo zemního potenciálu, Kondenzátor 29 může být navržen do obvodu nebo může sestávat z rozptylové kapacity, Kondenzátor 29 je zahrnut pro uloženi potenciálu předpěti automatického nulováni a Jeho přivedeni k řídicí elektrodě tranzistoru P33, když je spínací obvod 28 rozpojen.
Spínací obvody 30, 32, 33 a 34 připojené k výstupnímu zapojeni zesilovače A2 vytvářejí běžný blokovací obvod pro uloženi výsledků každého srovnání ne elespoň polovinu náeledné vzorkovači periody do paměti.
Nominálně mohou, být spínací obvody 26 a 28 řízeny týmiž hodinovými signály. Ve výhodném příkladném provedeni však spínací obvod 28 zůstane uzavřen nebo zkratován na krátkou dobu poté, co spínací obvod 26 byl rozpojen. Důvod toho je následující:
Za předpokladu, že kondenzátory 24 a 29 by měly tutéž hodnotu kapacity a tranzistory P13 a P33 byly komplementární k tranzistorům N13 a N33, pak tranzistory P13, P33 e N33 budou vykazovat podobnou velikost zisku. Jsou-li spínací obvody 26 a 28 rovněž podobné konstrukce, pak v důsledku inherentní rozptylové kapacity mezi jejich řídicími elektrodami a jejich příslušnými vstupnlmi/výstupnimi svorkami budou připojovat část přechodových Jevů hodinového signálu k řídicím elektrodám tranzistorů P13 a P33, když Jsou spínací obvody rozpojeny při ukončeni intervalu automatického nulováni. Může tedy nastat případ, kdy například zisk zesilovače AI Je - A, že zisk zesilovače A2 vzhledem k potenciálům přiloženým k řídicí elektrodě tranzistoru N33 je - A a že zisk zesilovače A2 vzhledem k signálům přivedeným k tranzistoru T33 Je - A. Může nastat i případ, že spínací obvody 26 a 28 současně připojí potenciál Δ v k řídicím elektrod) m tranzistorů P13 a P33 v důsledku přechodových Jevů hodinového signálu. Potenciál V vytvoří změnu ve výstupních potenciálech automaticky nulovaných zesilovačů AI a A2 rovnou - A v, případně VA (A-l), to jeet přibližně A VA2. Jednou z indikaci této změny potenciálu Je, že elespoň výstupní potenciál překmitne do opačného směru v důsledku srovnáni signálu, výstup na zesilovači A2 musí procházet přidanou potenciálovou odchylkou Δ VA2 voltů, čimž dochází ke zpomaleni odezvy obvodu. Dalším účinkem Je snížení citlivosti.
Alternetivně, jestliže je spínací obvod 28 udržován sepnutý, když je spínací obvod 26 rozepnut, zesilovač A2 se automaticky vynuluje navzdory změně potenciálu automatického nulováni zesilovače AI. Poté když se spínací obvod 28 rozevře, objeví se ve výstupním potenciálu automatického nulování zesilovače A2 změna pouze A V. V tomto režimu činnosti Je doba odezvy systému a citlivost záporně ovlivněna ve značně menším rozsahu.
Vstup zesilovače A2 Je přímo připojen k výstupu zesilovače AI, což představuje dvě značná výhody vůči kapacitní vazbě obvodu z obrázku 1 podle dosavadního etevu techniky. Je-li rozptylová kapacita vůči zemi, to Je vůči substrátu, na výstupním zapojeni zesiloveče AI, čimž dojde ke zlepšeni doby odezvy obvodu, jednak řídicí elektrodatranzistoru N33 a Jednak tranzistorů N21 a P21 z obr, 1 představuje kapacitní zátěž C vůči výstupu zesilovače AI ξί XI. Jestliže by byl zesilovač AI kapacitně spřažen kapacitou Cc s tranzistorem N13, došlo by k rozděleni výstupního potenciálu VA1 ze zasilovaTFΑ1» Potenciál přivedený k tranzistoru N13 by byl snížen na VA1 • Cq/ (Cc + C), přičemž toto sníženi by vedlo k nežádoucímu nárůstu doby odezvy e sníženi citlivosti obvodu. Takto odstraněni vazebního kondenzátoru mezi zesilovacími stupni vykazuje značná výhody.
CS 275 692 86
Dalši výhoda tohoto vynálezu spočívá v umístěni apinaciho obvodu 28 automatického nulováni. V obvodu podle dosavadního stavu techniky je třeba si všimnout, že v průběhu intervalu automatického nulováni je výstup zesilovače 12 připojen ke vstupu zesilovače Π přes spínači obvody TG1, TG2 a kondenzátor C2, Toto spojeni má snahu zajistit regenerativní zpětnou vazbu podál dvou zesilovačů, zpomaluje dobu odezvy automatického nulováni systému podle dosavadního stavu techniky. V příkladném provedeni podle obr.
je regenerativní zpětná vazba vyloučena, poněvadž žádná obvodová dráha mezi vstupním , zapojením zesilovače Al a výstupním zapojením zesilovače A2 neexistuje.
Na výkrese lze provést několik změn v obvodu. Například výstup zesilovače Al může být připojen k řidiči elektrodě tranzistoru T3 a spínači obvod 28 zapojený mezi výstup zesilovače A2 e řidiči elektrodu tranzistoru N33. Alternativně vstup k zesilovači Al může být připojen ke tranzistoru N13 s tranzistorem P13 řízeným jako zátěž proudového zdroje. Oe třeba také uvážit velký počet typů komparátorových obvodů z obr. 2 připojených ke společné vstupní svorce Jako v mžikovém analogově číslicovém převodníku. V tomto případě každé ze vsbpních zapojeni 20 bude připojeno k rozdílnému referenčnímu napětí implementárně narůstajícímu v rozsahu od zemního potenciálu k potenciálu zdroje. Za předpokladu, že průměrné nebo stejnosměrná hodnota signálu přivedeného ke společné vstupní svorce je 1/2 napájecího napětí. Je žádoucí vytvořit všechny srovnávací obvody připojené k referenčním potenciálům větším než 1/2 potenciálu zdroje, jak Je znázorněno na obr. 2 a všechny srovnávací obvody připojené k referenčním potenciálům menším než 1/2 potenciálu zdroje vytvořit komplementárně k obvodům z obrázku 2 nebo naopak. Komplementární v tomto případě znamená, že vetupy k zesilovačům Al a A2 Jsou připojeny k řidicim elektrodám tranzistorů N13, případně P33 a podobně.
V ještě dalším příkladném provedeni mohou být obvody prvního invertujlciho zesilovače Al na obrázku 2 nahrazeny invertujicim zesilovačem takovým. Jako je zesilovač II, znázorněný v obvodech na obr. 1. V tomto příkladném provedeni řidiči elektroda či elektroda báze tranzistoru N33 Je přímo připojena k propojeni tranzistorů Pil, Nil e tranzistory P23 8 N23 jsou eliminovány.
Obr. 3 znázorňuje výhodná časováni hodinových signálů přivedených pro řízeni spínacích obvodů. (Je žádoucí, aby hodinové signály PÍ a P2 byly fázová nepřekrývající se signály.
Obr. 4 znázorňuje příkladné provedeni obvodů pro generováni hodinových signálů znázorněných na obr. 3. Odbornici v oboru navrhováni obvodů snadno pochopi činnost tohoto obvodu a proto tato činnost nebude detailně popisována. Stačí pouze řici, že * zpožděný signál P1O je vytvořen generováním zpožděné verze signálu Pl. Na obr. 4 je toto zpožděni realizováno prostřednictvím inherentního zpožděni řady zapojených hradlových obvodů, například čtyř invertorových obvodů. ->
Claims (4)
- PATENTOVÉ NÁROKY1. Obvod komparátoru s polem řízeným tranzistorem, jehož vstupní spínací obvod pro připojeni signálového potenciálu a první spínací obvod pro připojeni referenčního potenciálu Jsou svými výstupy spojeny přes kondenzátor se vstupem prvního invertujiclho'.zesilovače, mezi jehož vstup a výstup Je vražen druhý spínací obvod, přičemž jednotlivé spínací obvody Jaou opatřeny vstupními řídicími svorkami příslušných řídicích hodinových signálů, vyznačený tim, že k výetupu (01) prvního invertujlciho zesilovače (Al) je přimo připojen vatup (12) druhého invertujlcihoCS 275 692 B6 zesilovače (A2), Jehož výstup (02) Je připojen na obvod (27) automatického nulováni, který je účinné izolován od vstupu (12) druhého invertujiciho zesilovače (A2).
- 2. Obvod komparétoru a polem řizeným tranzistorem podle nároku 1, vyznačující se tím, že druhý invertujici zesilovač (A2) sestává ze dvou tranzistorů (N33, P33) komplementárního typu, kde řidiči elektroda prvního tranzistoru (N33) Je připojena k výstupu (01) prvního invertujiciho zesilovače (AI) a hlavni vodivé dráhy obou tranzistorů (N33, P33) Jsou propojeny v sérii a tvoři výstup (02) druhého invertujíciho zesilovače (A2) a že obvod (27) automatického nulováni druhého invertujiciho zesilovače (A2) zahrnuje třeti spínač (28) pro střidavó spojováni výstupu (02) druhého invertujiciho zesilovače (A2) a řidiči elektrody (C) druhého tranzistoru (P33).
- 3. Obvod komparétoru s polem řizeným tranzistorem podle nároků 1 a 2, vyznečujíci se tím, že obvod (27) automatického nulováni druhého invertujiciho zesilovače (A2) zahrnuje kondenzátor (29), zapojený mezi řidiči elektrodu (C) druhého tranzistoru (P33) a bod (VOD) prvního potenciálu,
- 4, Obvod komparétoru a polem řizeným tranzistorem podle nároků 1, 2 a 3, vyznačující se tím, že druhý spínací obvod (26) Je připojen na vstupní svorku (Pl) řídicího hodinového signálu, zatímco třeti spínači obvod (28) Je připojen na vstupní svorku (P10) zpožděného řídicího hodinového signálu.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/367,836 US4989003A (en) | 1989-06-19 | 1989-06-19 | Autozeroed set comparator circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS294790A3 CS294790A3 (en) | 1992-03-18 |
| CS275692B6 true CS275692B6 (en) | 1992-03-18 |
Family
ID=23448834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS902947A CS275692B6 (en) | 1989-06-19 | 1990-06-14 | Comparator circuit with field effect transistor |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US4989003A (cs) |
| EP (1) | EP0404476B1 (cs) |
| JP (1) | JP2871809B2 (cs) |
| KR (1) | KR0175299B1 (cs) |
| CN (1) | CN1023534C (cs) |
| AT (1) | ATE115790T1 (cs) |
| AU (1) | AU633586B2 (cs) |
| CA (1) | CA2019034C (cs) |
| CS (1) | CS275692B6 (cs) |
| DD (1) | DD295289A5 (cs) |
| DE (1) | DE69015017T2 (cs) |
| DK (1) | DK0404476T3 (cs) |
| ES (1) | ES2064633T3 (cs) |
| FI (1) | FI98016C (cs) |
| MY (1) | MY105750A (cs) |
| PT (1) | PT94404B (cs) |
| TR (1) | TR24862A (cs) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9014679D0 (en) * | 1990-07-02 | 1990-08-22 | Sarnoff David Res Center | Sequential successive approximation a/d converter |
| US5272481A (en) * | 1991-07-02 | 1993-12-21 | David Sarnoff Research Center, Inc. | Successive approximation analog to digital converter employing plural feedback digital to analog converters |
| US5600270A (en) * | 1993-06-18 | 1997-02-04 | Yozan Inc. | Computational circuit |
| CN1108778A (zh) * | 1993-09-20 | 1995-09-20 | 株式会社鹰山 | 多极开关电路 |
| US5471208A (en) * | 1994-05-20 | 1995-11-28 | David Sarnoff Research Center, Inc. | Reference ladder auto-calibration circuit for an analog to digital converter |
| FR2722625B1 (fr) * | 1994-07-18 | 1996-10-04 | Thomson Consumer Electronics | Convertisseur a/n a comparaison multiple utilisant le principe d'interpolation |
| US5572153A (en) * | 1995-03-03 | 1996-11-05 | Lucent Technologies Inc. | Low offset comparators based on current copiers |
| US5760616A (en) * | 1995-09-05 | 1998-06-02 | Lucent Technologies, Inc. | Current copiers with improved accuracy |
| JPH10256884A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | 電圧比較器及びａ／ｄコンバータ |
| WO1998057431A1 (de) * | 1997-06-09 | 1998-12-17 | Siemens Aktiengesellschaft | Integrierte schaltungsanordnung |
| US6753705B1 (en) * | 2000-07-27 | 2004-06-22 | Sigmatel, Inc. | Edge sensitive detection circuit |
| US6674389B2 (en) * | 2001-02-09 | 2004-01-06 | Broadcom Corporation | Capacitive folding circuit for use in a folding/interpolating analog-to-digital converter |
| WO2003014913A2 (en) | 2001-08-10 | 2003-02-20 | Shakti Systems, Inc. | Hybrid comparator and method |
| US6573853B1 (en) * | 2002-05-24 | 2003-06-03 | Broadcom Corporation | High speed analog to digital converter |
| US7019679B2 (en) * | 2002-05-31 | 2006-03-28 | Broadcom Corporation | Multiplexer with low parasitic capacitance effects |
| US6972620B2 (en) | 2004-02-19 | 2005-12-06 | Optical Communication Products, Inc. | Post amplifier array integrated circuit |
| EP1850039A4 (en) * | 2005-02-18 | 2011-07-20 | Nok Corp | SEALING STRUCTURE WITH SEAL |
| US7773010B2 (en) * | 2006-01-31 | 2010-08-10 | Imec | A/D converter comprising a voltage comparator device |
| CN101030771B (zh) * | 2006-02-28 | 2010-05-12 | 盛群半导体股份有限公司 | 一种迟滞型比较器 |
| WO2010014094A1 (en) * | 2008-07-31 | 2010-02-04 | Georgia Tech Research Corporation | Multi-gigabit analog to digital converter |
| US8248107B2 (en) * | 2010-03-11 | 2012-08-21 | Altera Corporation | High-speed differential comparator circuitry with accurately adjustable threshold |
| US9160293B2 (en) | 2013-09-07 | 2015-10-13 | Robert C. Schober | Analog amplifiers and comparators |
| DE102015002501B3 (de) * | 2015-02-27 | 2016-07-07 | Dialog Semiconductor (Uk) Limited | Anstiegsraten- und Einschaltstrom-Controller |
| US11764759B2 (en) | 2020-04-23 | 2023-09-19 | Silicon Laboratories Inc. | Apparatus for offset cancellation in comparators and associated methods |
| US11742843B2 (en) * | 2020-04-23 | 2023-08-29 | Silicon Laboratories Inc. | Apparatus for offset cancellation in comparators and associated methods |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421102A (en) * | 1977-07-18 | 1979-02-17 | Toshiba Corp | Semiconductor device circuit |
| JPS5544284A (en) * | 1978-09-25 | 1980-03-28 | Mitsubishi Electric Corp | Voltage comparison circuit |
| JPS55118221A (en) * | 1979-03-06 | 1980-09-11 | Nec Corp | Comparison circuit |
| US4262221A (en) * | 1979-03-09 | 1981-04-14 | Rca Corporation | Voltage comparator |
| DE3130391A1 (de) * | 1981-07-31 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierbare komparatorschaltung |
| JPS58170213A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 電圧比較回路 |
| US4547683A (en) * | 1982-10-18 | 1985-10-15 | Intersil, Inc. | High speed charge balancing comparator |
| US4598215A (en) * | 1983-11-03 | 1986-07-01 | Motorola, Inc. | Wide common mode range analog CMOS voltage comparator |
| US4667180A (en) * | 1986-01-27 | 1987-05-19 | General Datacomm, Inc. | Continuous time domain analog-digital converter |
| US4691189A (en) * | 1986-05-23 | 1987-09-01 | Rca Corporation | Comparator with cascaded latches |
-
1989
- 1989-06-19 US US07/367,836 patent/US4989003A/en not_active Expired - Lifetime
-
1990
- 1990-06-13 FI FI902963A patent/FI98016C/fi not_active IP Right Cessation
- 1990-06-14 CS CS902947A patent/CS275692B6/cs not_active IP Right Cessation
- 1990-06-14 AU AU57125/90A patent/AU633586B2/en not_active Ceased
- 1990-06-14 MY MYPI90000992A patent/MY105750A/en unknown
- 1990-06-14 CA CA002019034A patent/CA2019034C/en not_active Expired - Lifetime
- 1990-06-14 TR TR90/0615A patent/TR24862A/xx unknown
- 1990-06-15 KR KR1019900008784A patent/KR0175299B1/ko not_active Expired - Fee Related
- 1990-06-18 DD DD90341736A patent/DD295289A5/de not_active IP Right Cessation
- 1990-06-18 ES ES90306607T patent/ES2064633T3/es not_active Expired - Lifetime
- 1990-06-18 DK DK90306607.4T patent/DK0404476T3/da active
- 1990-06-18 CN CN90104908A patent/CN1023534C/zh not_active Expired - Fee Related
- 1990-06-18 PT PT94404A patent/PT94404B/pt not_active IP Right Cessation
- 1990-06-18 DE DE69015017T patent/DE69015017T2/de not_active Expired - Fee Related
- 1990-06-18 EP EP90306607A patent/EP0404476B1/en not_active Expired - Lifetime
- 1990-06-18 JP JP2161156A patent/JP2871809B2/ja not_active Expired - Fee Related
- 1990-06-18 AT AT90306607T patent/ATE115790T1/de active
Also Published As
| Publication number | Publication date |
|---|---|
| AU633586B2 (en) | 1993-02-04 |
| CS294790A3 (en) | 1992-03-18 |
| EP0404476B1 (en) | 1994-12-14 |
| ES2064633T3 (es) | 1995-02-01 |
| CA2019034A1 (en) | 1990-12-19 |
| MY105750A (en) | 1994-11-30 |
| DD295289A5 (de) | 1991-10-24 |
| KR910002139A (ko) | 1991-01-31 |
| KR0175299B1 (ko) | 1999-04-01 |
| EP0404476A2 (en) | 1990-12-27 |
| DE69015017T2 (de) | 1995-06-29 |
| CN1023534C (zh) | 1994-01-12 |
| FI98016B (fi) | 1996-12-13 |
| DK0404476T3 (da) | 1995-01-23 |
| US4989003A (en) | 1991-01-29 |
| DE69015017D1 (de) | 1995-01-26 |
| TR24862A (tr) | 1992-07-01 |
| JP2871809B2 (ja) | 1999-03-17 |
| EP0404476A3 (en) | 1991-01-23 |
| PT94404A (pt) | 1992-02-28 |
| PT94404B (pt) | 1997-05-28 |
| FI902963A0 (fi) | 1990-06-13 |
| ATE115790T1 (de) | 1994-12-15 |
| FI98016C (fi) | 1997-03-25 |
| CN1050478A (zh) | 1991-04-03 |
| JPH0332109A (ja) | 1991-02-12 |
| AU5712590A (en) | 1990-12-20 |
| CA2019034C (en) | 2000-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CS275692B6 (en) | Comparator circuit with field effect transistor | |
| US7518440B1 (en) | Dual path chopper stabilized amplifier and method | |
| JP3485895B2 (ja) | オフセットおよびノンリニアリティを補償した増幅器およびその方法 | |
| US5113090A (en) | Voltage comparator | |
| US12088947B2 (en) | Methods and apparatus for a track and hold amplifier | |
| EP2341615B1 (en) | OP-AMP sharing with input and output reset | |
| US20070040588A1 (en) | Amplifier circuit for double sampled architectures | |
| US9559674B2 (en) | Low-ripple latch circuit for reducing short-circuit current effect | |
| EP1585220A2 (en) | Successive approximation analog to digital converter | |
| US6977544B2 (en) | Boosted sampling circuit and relative method of driving | |
| CN113206648B (zh) | 放大器电路、对应的比较器装置和方法 | |
| US5457418A (en) | Track and hold circuit with an input transistor held on during hold mode | |
| US8610496B2 (en) | Switched amplifier circuit arrangement and method for switched amplification | |
| US6573784B2 (en) | Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier | |
| EP2342819B1 (en) | Cascode amplifier with increased linearity | |
| JP3108281B2 (ja) | デルタシグマ型ａｄ変換回路 | |
| US10897592B1 (en) | Combined programmable gain amplifier and comparator for low power and low area readout in image sensor | |
| EP0746099B1 (en) | A MOS switching circuit | |
| US20260039304A1 (en) | Integrator operating based on variable current | |
| US20240113672A1 (en) | Modulator | |
| CA1293031C (en) | Sample holding circuit | |
| CN110768669A (zh) | 模拟数字转换器 | |
| JPH01296713A (ja) | アナログ・デジタル変換器用電圧比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| IF00 | In force as of 2000-06-30 in czech republic | ||
| MM4A | Patent lapsed due to non-payment of fee |
Effective date: 20000614 |