CS277118B6

CS277118B6 - Pulse generator with synchronization

Info

Publication number: CS277118B6
Application number: CS904532A
Authority: CS
Inventors: Petr Ing Parkan; Zdenek Ing Patak
Original assignee: Parkan Petr; Patak Zdenek
Priority date: 1990-09-18
Filing date: 1990-09-18
Publication date: 1992-11-18
Also published as: CS453290A3

Abstract

Generátor impulsů se synchronizací je zapojen tak, že kladný výstup (21) napájecího zdroje (2) je spojen se šestnáctým vývodem (116) integrovaného obvodu (1, fázového závěsu. Jeho sedmý vývod (107) je spojen s prvním vývodem časovacího kondenzátoru (6). Jeho druhý vývod je spojen s katodou diody (4) a se šestým vývodem (106) integrovaného obvodu (1) fázového závěsu. Jeho dvanáctý vývod (112) je spojen s prvním vývodem časovacího odporu (5). Synchronizační vstup (7) je spojen se vstupem (31) monostabilního klopného obvodu (3). Jeho výstup (32) je spojen s anodou diody (4). Čtvrtý vývod (104) integrovaného obvodu (1) fázového závěsu je spojen sě synchronizačním výstupem (8). Záporný výstup (22) napájecího zdroje (2), druhý vývod časovacího odporu (5) a třetí a pátý, osmý, devátý a čtrnáctý vývod (103, 105, 108, 109 a 114) integrovaného obvodu (1) fázového závěsu jsou spojeny se zemi.The pulse generator with synchronization is connected in such a way that the positive output (21) of the power supply (2) is connected to the sixteenth terminal (116) of the integrated circuit (1, phase-locked circuit. Its seventh terminal (107) is connected to the first terminal of the timing capacitor (6). Its second terminal is connected to the cathode of the diode (4) and to the sixth terminal (106) of the integrated circuit (1) of the phase-locked circuit. Its twelfth terminal (112) is connected to the first terminal of the timing resistor (5). The synchronization input (7) is connected to the input (31) of the monostable flip-flop circuit (3). Its output (32) is connected to the anode of the diode (4). The fourth terminal (104) of the integrated circuit (1) of the phase-locked circuit is connected to the synchronization output (8). The negative output (22) of the power supply (2), the second terminal of the timing resistor (5) and the third and fifth, the eighth, ninth and fourteenth terminals (103, 105, 108, 109 and 114) of the phase-locked integrated circuit (1) are connected to ground.

Description

Vynález se týká realizace generátoru obdélníkových impulsů, jehož frekvenci lze externě synchronizovat.The invention relates to the implementation of a rectangular pulse generator, the frequency of which can be synchronized externally.

Při řízení některých impulsních obvodů vzniká často požadavek na možnost externí synchronizace pracovní frekvence činnosti obvodů . Při přítomnosti externího synchronizačního signálu musí být frekvence činnosti obvodů určena externím zdrojem synchronizačních impulsů. Při nepřítomnosti externích synchronizačních impulsů musí být funkce zajištěna interním generátorem impulsů. Rozdíl mezi interní a externí frekvencí má být minimální, přičemž přepínání mezi interním a externím režimem činnosti musí být automatické a bez nežádoucích přechodových dějů.When controlling some pulse circuits, there is often a requirement for the possibility of external synchronization of the operating frequency of the circuit operation. In the presence of an external sync signal, the frequency of the circuit operation must be determined by an external sync pulse source. In the absence of external synchronization pulses, the function must be provided by an internal pulse generator. The difference between the internal and external frequency should be minimal, and the switching between internal and external mode of operation must be automatic and without undesired transients.

Tyto požadavky plní generátor impulsů se synchronizací podle vynálezu, v němž kladný výstup napájecího zdroje je spojen se šestnáctým vývodem integrovaného obvodu fázového závěsu, jehož sedmý vývod je spojen s prvním vývodem časovacího kondenzátorů, jehož druhý vývod je spojen se šestým vývodem integrovaného obvodu fázového závěsu, jehož dvanáctý vývod je spojen s prvním vývodem časovacího odporu, kde čtvrtý vývod integrovaného obvodu fázového závěsu je spojen se synchronizačním výstupem, přičemž záporný výstup napájecího zdroje, druhý vývod časovacího odporu a třetí, pátý, osmý, devátý a čtrnáctý vývod integrovaného obvod fázového závěsu jsou spojeny se zemí, jehož podstatou je, že synchronizační vstup je spojen se vstupem monostabilního klopného obvodu, jehož výstup je spojen s anodou diody, jejíž katoda je spojena s šestým vývodem integrovaného obvodu fázového závěsu.These requirements are met by a synchronized pulse generator according to the invention, in which the positive output of the power supply is connected to the sixteenth terminal of a phase-locked loop integrated circuit, the seventh terminal of which is connected to a first terminal of timing capacitors, the second terminal of which is connected to the sixth terminal of a phase-locked loop integrated circuit. the twelfth terminal of which is connected to the first terminal of the timing resistor, wherein the fourth terminal of the phase-locked integrated circuit is connected to the synchronizing output, the negative output of the power supply, the second terminal of the timing resistor and the third, fifth, eighth, ninth and fourteenth terminals of the phase-locked integrated circuit connected to ground, the essence of which is that the synchronizing input is connected to the input of a monostable flip-flop circuit, the output of which is connected to the anode of a diode, the cathode of which is connected to the sixth terminal of the phase-locked circuit integrated circuit.

Obvod podle vynálezu řeší jednoduchým způsobem generaci impulsů, jejichž frekvence je v případě přítomnosti externích synchronizačních impulsů totožná s externí frekvencí a při nepřítomnosti externích synchronizačních impulsů je určena vnitřními časovacími obvody. Přechod mezi oběma režimy činnosti je automatický a bez nežádoucích přechodových dějů. Zapojení je jednoduché, použitelné v širokém pásmu frekvencí a má velmi malý odběr. Využívá dostupného a levného integrovaného obvodu.The circuit according to the invention solves in a simple manner the generation of pulses, the frequency of which in the presence of external synchronizing pulses is identical to the external frequency and in the absence of external synchronizing pulses it is determined by internal timing circuits. The transition between the two operating modes is automatic and without undesired transitions. The connection is simple, usable in a wide frequency band and has very little consumption. It uses an affordable and inexpensive integrated circuit.

Schéma zapojení generátoru impulsů se synchronizací připojeném výkresu podle vynálezu jen, kde kladný výstup 21 napájecího zdroje 2 je spojen se šestnáctým vývodem 116 integrovaného obvodu 1 fázového závěsu. Jeho sedmý vývod 107 je spojen s prvním vývodem časovacího kondenzátorů 6,. Jeho druhý vývod je spojen s katodou diody 4 a se šestým vývodem 106 integrovaného obvodu 1 fázového závěsu. Jeho dvanáctý vývod 112 je spojen s prvním vývodem časovacího odporu 5. Synchronizační vstup 7 je spojen se vstupem 31 monostabilního klopného obvodu 2· Jeho výstup 32, je spojen s anodou diody 4. čtvrtý vývod 104 integrovaného obvodu 1 fázového závěsu je spojen se synchronizačním výstupem 8. Záporný výstup 22 napájecího zdroje 2, druh^ vývod časovacího odporu 5 a třetí, pátý, osmý, devátý a čtrnáctý vývod 103, 105, 108, 109 a 114 integrovaného obvodu 1 fázového závěsu jsou spojeny se zemí.The wiring diagram of the synchronized pulse generator of the accompanying drawing according to the invention only where the positive output 21 of the power supply 2 is connected to the sixteenth terminal 116 of the phase-locked loop integrated circuit 1. Its seventh terminal 107 is connected to the first terminal of the timing capacitors 6. Its second terminal is connected to the cathode of the diode 4 and to the sixth terminal 106 of the phase-locked circuit integrated circuit 1. Its twelfth terminal 112 is connected to the first terminal of the timing resistor 5. The synchronizing input 7 is connected to the input 31 of the monostable flip-flop 2. Its output 32 is connected to the anode of the diode 4. The fourth terminal 104 of the phase-locked circuit 1 is connected to the synchronizing output 8. The negative output 22 of the power supply 2, the second terminal of the timing resistor 5 and the third, fifth, eighth, ninth and fourteenth terminals 103, 105, 108, 109 and 114 of the phase-locked circuit integrated circuit 1 are connected to ground.

Činnost obvodu podle obrázku je následující. Použitý integrovaný obvod 1 fázového závěsu je obvod fázového závěsu v integrovaném provedeni například typu MHB 4046 nebo ekvivalentní obvod Jeho součástí je napěťově řízený multivibrator, který je využit ke generováni impulsů. Číslování vývodů integrovaného obvodu 1 fázového závěsu odpovídá vývodům obvodu typu MHB 4046. Nepoužité vývody nejsou v obrázku zakresleny.The operation of the circuit as shown in the figure is as follows. The phase-locked loop integrated circuit 1 is a phase-locked loop circuit in an integrated embodiment, for example of the MHB 4046 type, or an equivalent circuit. It includes a voltage-controlled multivibrator, which is used to generate pulses. The numbering of the terminals of the integrated circuit 1 of the phase-locked circuit corresponds to the terminals of the circuit of the MHB 4046 type. Unused terminals are not drawn in the figure.

Jestliže na synchronizační vstup 7 nepřicházejí externí synchronizační impulsy, respektive je tam trvalá úroveň L nebo H, je na výstupu 33 monostabilního klopného obvodu 3 trvalá úroveň L. Dioda 4 je zavřena a činnost integrovaného obvodu 1 fázového závěsu není ovlivněna. V této době pracuje integrovaný obvod 1 fázového závěsu jako astabilní multivibrátor. Opakovači frekvence obdélníkových impulsů na synchronizačním výstupu 8 je určena hodnotou časovacího odporu 5. a časovacího kondenzátoru 6,. Střída výstupních impulsů je 50%. Opakovači perioda impulsů je nastavena na hodnotu o málo vyšší než je perioda externích synchronizačních impulsů.If no external synchronizing pulses arrive at the synchronization input 7, or if there is a permanent level L or H, there is a permanent level L at the output 33 of the monostable flip-flop 3. The diode 4 is closed and the operation of the phase-locked integrated circuit 1 is not affected. At this time, the phase-locked loop integrated circuit 1 operates as an astable multivibrator. The repetition frequency of the rectangular pulses at the synchronization output 8 is determined by the value of the timing resistor 5 and the timing capacitor 6. The alternation of output pulses is 50%. The pulse repetition period is set to a value slightly higher than the external sync pulse period.

V okamžiku příchodu hrany externích synchronizačních impulsů na synchronizační vstup 7 je spuštěn monostabilní klopný obvod 3. Ten může být realizován známým způsobem z diskrétních součástek nebo s použitím integrovaného obvodu. Na svém výstupu 32 vytvoří krátký kladný impuls. Tím dojde přes otevřenou diodu 4 k rychlému dobití časovacího kondenzátoru 6. a k překročení vnitřní komparační úrovně na šestém vývodu 106 integrovaného obvodu 1 fázového závěsu. Tím je tedy synchronně s externími synchronizačními impulsy spuštěno časování integrovaného obvodu 1, fázového závěsu. Pokud i v další periodě opět přijde externí synchronizační impuls, dojde stejným způsobem k dalšímu synchronnímu překlopení integrovaného obvodu 1 fázového závěsu. Opakovači frekvence výstupních impulsů na synchronizačním výstupu 8 je tedy dána frekvencí externích synchronizačních impulsů, a to s nulovým fázovým rozdílem. Je-li sled externích synchronizačních impulsů v libovolném okamžiku přerušen, přejde zapojení plynule na generaci impulsů s opakovači periodou určenou časovacími prvky integrovaného .obvodu 1 fázového závěsu.At the moment of arrival of the edge of the external synchronizing pulses on the synchronizing input 7, a monostable flip-flop circuit 3 is started. This can be realized in a known manner from discrete components or using an integrated circuit. It generates a short positive pulse at its output 32. As a result, the timing capacitor 6 is rapidly charged via the open diode 4 and the internal comparison level at the sixth terminal 106 of the phase-locked circuit integrated circuit 1 is exceeded. Thus, the timing of the integrated circuit 1, the phase-locked loop, is started synchronously with the external synchronizing pulses. If an external synchronizing pulse arrives again in the next period, the other phase-locked-in integrated circuit 1 is synchronized in the same way. The repetition frequency of the output pulses at the synchronization output 8 is thus given by the frequency of the external synchronization pulses, with a zero phase difference. If the sequence of external synchronizing pulses is interrupted at any time, the connection switches continuously to the generation of pulses with a repetition period determined by the timing elements of the integrated circuit 1 of the phase-locked loop.

Zapojení podle vynálezu je vhodné pro realizaci řídicího generátoru impulsů s možností externí synchronizace.The circuit according to the invention is suitable for realizing a control pulse generator with the possibility of external synchronization.

Claims

PATENT CLAIMS

Synchronous pulse generator in which the positive output of the power supply is connected to the sixteenth terminal of a phase-locked circuit integrated, the seventh terminal of which is connected to a first terminal of a timing capacitor, the second terminal of which is connected to the sixth terminal of a phase-locked integrated circuit, the twelfth terminal of which with a first timing resistor terminal, wherein the fourth terminal of the phase-locked loop integrated circuit is connected to the synchronizing output, the negative output of the power supply, the second terminal of the timing resistor and the third, fifth, eighth, ninth and fourteenth terminals of the phase-locked loop circuit connected to ground. characterized in that the synchronizing input (7) is connected to the input (31) of a monostable flip-flop (3), the output (32) of which is connected to the anode of a diode (4), the cathode of which is connected to the sixth terminal (106) of the integrated circuit. (1) phase lock.