CS9002917A2 - Supplementary plate with automatic adaptation to gap attachment's configuration - Google Patents

Supplementary plate with automatic adaptation to gap attachment's configuration Download PDF

Info

Publication number
CS9002917A2
CS9002917A2 CS902917A CS291790A CS9002917A2 CS 9002917 A2 CS9002917 A2 CS 9002917A2 CS 902917 A CS902917 A CS 902917A CS 291790 A CS291790 A CS 291790A CS 9002917 A2 CS9002917 A2 CS 9002917A2
Authority
CS
Czechoslovakia
Prior art keywords
connector
configuration
contact
board
supplementary
Prior art date
Application number
CS902917A
Other languages
English (en)
Inventor
Andrew Boyce Mcneill
Thomas Harold Newsom
Neal Allen Osborn
Eddie Miller Reid
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of CS9002917A2 publication Critical patent/CS9002917A2/cs
Publication of CZ284019B6 publication Critical patent/CZ284019B6/cs

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00—Electrical connectors
    • Y10S439/955—Electrical connectors including electronic identifier or coding means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Description

- i -
Vynález se týká doplňkové desky s automatickým přizpůsobe-ním konfiguraci štěrbinové přípojky, která poskytuje rozšíře-nou nebo zlepšenou funkci.
Je známé provedení počítače jako PS/2 fy International Bu-siness Machines Corp. s přípojkami, které obsahují jeden nebovíce sběrnicových konektorů, jenž umožňují připojit doplňkovoudesku se sdruženými obvody k počítačové sběrnici a pro uživate-le tak umožňují rozšířit schopnosti počítače. Tyto· přípojkytvoří fyzickou obsluhu pro doplňkové desky, přičemž sběrnicovýkonektor (konektory) je spojen s konektorem na doplňkové desce,je-li deska zcela zasunuta do přípojky. V určitých počítačích jako IBM PS/2 Model 80 existujídvě různé velikosti sběrnicových konektorů v příslušných pří-pojkách. Tyto různé konektory jsou důsledkem rozdílu v počtuparalelních bitů, přidělených datům a. adresování paměti. Obvyk-le jsou bity přiděleny v násobcích osmi a v případě Modelu80 existují přípojky pro 16 paralelních bitů dat a adres, jakoži přípojky pro 32 paralelních bitu. Také je známé vytvoření po-lohového indikačního bitu, který indikuje, zda instrukce přená-šená sběrnicí, je 16 nebo 32 bitová, napr. log 1-32 bitůa log 0 = 16 bitů, takže deska v lóbitové přípojce může deteko-vat instrukce, které jsou vně jejího rozsahu a nepracovat s ni-mi. To umožňuje lóbitové desce zabránit situaci, kdy se pokra-čuje v nesprávné činnosti ž důvodu, že byla přečtena pouzečást příkazu nebo adresy.
Tento indikační polohový bit nicméně neposkytuje jakoukoli 2 ochranu v případě, že je do lfibitové přípojky zasunuta 32bito-vá deska. V takovém případě bude deska pracovat jako by bylazasunuta v 32bitové přípojce a nesprávně interpretovat binární’signály při chybějících pozicích na sběrnicovém konektoru.*Je rovněž možné data mezi dvěma datovými sběrnicemi různýchvelikostí řídit, ovšem takové řízení je obvykle účinné s pevnoulogikou rozhraní, která pozná, že sběrnice je na každé stranědefinována stejně.
Uvedené nevýhody odstraňuje doplňková deska s automatic-kým přizpůsobením konfiguraci štěrbinové přípojky pro počítačo-vý systém s přípojkou pro zasouvatelné obvodové desky a sesystémovým konektorem v každé přípojce, obsahující nejméně prv-ní a druhou různou konfiguraci konektorových kontaktů v urče-ných pozicích dané přípojky, a dále se systémovou sběrnici provysílání kódových, pří kazů ke konektorům ,k; provádění příkazů.příslušnou doplňkovou deskou pro připojení elektrického napáje-ní k doplňkové desce v předurčených pozicích kontaktů podle vy-nálezu. Podstata vynálezu spočívá v tom, že doplňková deska obsahuje obslužný panel, zasouvatelný do přípojky, který mádoplňkové obvody pro spolupráci s počítačovým systémem. Doplň-ková deska obsahuje deskový konektor, upevněný na obslužném pa-nelu a tvořený kontakty, přizpůsobenými k obsazení kontaktův pozicích systémového konektoru pro první konfiguraci a k ob-’sazení kontaktů v pozicích systémového konektoru pro druhoukonfiguraci některými, ale nikoliv všemi kontakty deskovéhokonektoru. Doplňková deska dále obsahuje převodník·, připojený - i - «») ke.kontaktu deskového konektoru, který je umístěn tak, že jeobsazen kontaktem systémového konektoru pro první konfiguracia neobsazen kontaktem systémového konektoru pro druhou konfigu-raci, které převodník snímá jako elektrickou charakteristikutakového kontaktu a tvoří, příslušný první signál. Doplňkovádeska obsahuje logiku, zapojenou pro příjem prvního signálu,který modifikuje činnost doplňkových obvodů podle příslušnéhoprvní ho.signálu. « . S výhodou je v .systému s první konfigurací kontakt systé-mového konektoru připojen ke konstantnímu napětí, přičemž pře-vodník je tvořen napětovým děličem, připojeným ke kontaktudeskového konektoru, který přísluší kontaktu konstatního napě-tí. Dále se výhodou logika testuje příkazy operací, kteréjsou při druhé konfiguraci neproveditelné a zpětně hlásí chybudo ' počítačového systému, když takový příkaz nastane a kdyžje převodníkem- detekována druhá konfigurace. Předmět předloženého vynálezu poskytuje doplňkovou deskupřo počítač, která.se sama přizpůsobuje deskové štěrbinové pří-pojce. Dále poskytuje takovou doplňkovo.u desku, která detekujepři zasunutí do přípojky menší šířku sběrnice desky. Dále před-mět vynálezu poskytuje takovou doplňkovou desku, která pozná,když je vložena do. přípojky pro menší šířku sběrnice a provádípříkazy, které jsou vhodné pro takovou přípojku. V souladu s předloženým vynálezen doplňková deska obsahujezvláštní, obvody pro detekování stavu, které obyčejně neposkytu- Λ ··. !·. í- f i t.1 i.í. c r- í- ?' ?
V ř;.· •7 k
'V i.'· S" 'i- i
I :ϊ •k γ i*. 7 ,sj
·. I
U 4
Vl6 jí stavovou informaci a pak reagující na podmínku, že šířkasběrnice přípojky je indikována binárním signálem. Ve výhodném £ * "Γ provedení je zaveden výkonový zdroj, stejnosměrného proudu, jenž |slouží jako základ pro generováni logického signálu, indukující-’ >ho šířku sběrnice, a deska takto omezuje svoje odezvy na příka-zy, aby zabránila adresování paměti vně adresovaného rozsahu pro isběrnicovou konfiguraci přípojky, do které je deska vložena. j
Samotný vynález, a to jak jeho struktura, tak způsob čin- í nosti, mohou být lépe pochopeny podle následujícího popisus připojenými obrázky.
Na obr.l je schematicky znázorněno blokové schéma hlavního
»w- J systému, který je připojen k výhodnému provedení doplňkové des- jky, přičemž logika na testování příkazů může být implementována ;programovatelným místním procesorem. , ;
Na obr.2 . je. schematicky znázorněna ' doplňková deska podle i
J vynálezu, zasunutá do přípojky, která má konektor s plným obsa- ! i zením kontaktů, pro které je deska určena. ' ; i
Obr. 3 schematicky zobrazuje doplňkovou desku podle vynále-zu, zasunutou do přípojky, která má oblast konektorových kontak-tů neobsazenou kontakty konektorového systému.
Na obr.4 a 5 je zjednodušené schematické vyobrazení 16 a32 bitových konektorů. - f
Dbr.óA a 6B schematicky znázorňují systém konektorových pi- *nů určených pro 16bitovou šířku mikroprogramové sběrnice MicroChannel, používané v počítačích IBM PS/2.
Na obr;7 je schematicky'znázorněn převodník podl-e vynálezu. _ i'·
Obr.8 zobrazuje vývojový diagram příkazů pro doplňkové ob- ?; řj. vody doplňkové desky podle známého způsobu, iy' ,Na obr.9 je znázorněn vývojový diagram z obr.8,, dále ,obsa- . £ bující příkaz testování podle- výhodného provedení vynálezu, kte- ré slouží k odmítnutí příkazů, jež nemohou být správně vykonány. ? l·' '· i.-
Obr.ID znázorňuje podrobný vývojový diagram ukazující logi- £ku pro provádění s obecným cílem procesoru testovat určitý typ <neprovedlit.elných příkazů, přijímaných z hlavního systému.
Na obr.11 je \y)brazen podrobný vývojový diagram pro další &amp; logiku, která identifikuje neproveditelné příkazy, přijímané s 'č zhlavníhoprocesoru.
Podle obr.l je doplňková deska 10 spojena s hlavním, systé- % 1 mem 30 prostřednictvím deskového konektoru 12, který je sdružen ř se systémovým konektorem 32 pro. přijímání' signálů a napájeni ze .systémové : sběrnice 34. -Hlavní- systém' 30 obsahuje centrální í procesor 36 a' pamětový systém 38, spojené se systémovou sběrní- g • · . : · ’> cí 34, Je obvyklé pro takový systém, jakým je IBM Personál Í*>
System/2. . ÍÍ
Signály z deskového-konektoru 12 jsou přijímány interfejso- :ír" vým registrem 14, který je přístupný prostřednictvím místního £ · í' procesoru 16 přes místní sběrnici 18. Pamětový systém 20 a zá-kladní budič 22 jsou také připojeny k místní sběrnici 18 a lzeje hodnotit spolu s místním procesorem 16. a paměťovým systémem ΐ120 jako část celkových doplňkových obvodů 28. Doplňkový budič Ji 22 může být u každé desky různý a mohl by např. ovládat externí i:- zařízení 40, jako diskový budič, který přizpůsobuje systém ; s·. 6 k rozhraní malých počítačových systémů. Převodník 24 je připo-jen k deskovému konektoru 12 podle výhodného uspořádání vynále- » zu a poskytuje signál pro místní sběrnici 18.
Podle obr.2 doplňková deska 10 obahuje panel 11 z pevného *obvodového deskového materiálu. Jednotlivé kontakty 15 deskové-ho konektoru 12 jsou umístěny na předurčeném místě na jednéstraně panelu 11, obrázek ukazuje pro názornost nižší počet kon-taktů. Systémový konektor 32 je připevněn k plošné desce 33 aobsahuje neznázorněné kontakty pro zasunutí kontaktů 15 po délcedesky 12 a slouží k vymezení přijímací deskové štěrbinové pří-pojky 42. Deskový konektor je, jak je naznačeno, vy tvořen. výhod-ně jako zásuvka a systémový konektor pak jako zástrčka.
Narozdíl od obr.2, obr.3 zobrazuje zkrácený systémový ko-nektor 32, jehož působení vyvolává problém nastíněný vynálezem.
Na obr.4 a 5 jsou naznačeny... polohy kontaktů pro typickékonektory 32 pro lóbitové a 32bitové operace.
Obr.óA a 6B ukazují funkci pro kontakty 12 předpokládajícísystémovou sběrnici 34, v^2 obr.l přizpůsobenou pro mikroprogra-movou. sběrnici s označením A a D pro pozice adres a dat. Další t popis, týkající se takového systému, můžeme nalézt v příručce"Personál System/2 Hardware Interface Technical Reference". •
Na obr.7 je převodník 24 dle výhodného provedení vynálezu,připojen ke zvláštnímu kontaktu 12, označenému A 77 v obr.óB, *který není obsazen lóbitovým systémovým konektorem ' 52, viz obr.3,ale může být obsazen 12-ti voltovým stejnosměrným zdrojem přes32bitový konektor 32, viz obr.2. Odpory 60 a 62 pracuji jako "i- £ 7 napětový dělič, který vyrábí logický signál na odbočce 64, zekteré je takový signál veden přes místní sběrnici 18 jako kon-trolní signál na vstupní bránu procesoru 16, viz obr.l.
Obvyklá posloupnost operací pro vykonávání příkazu, předlo-ženého hlavním systémem 22, viz obr.l, je naznačena na obr.8.Tato logika je realizována především programovatelným proceso-rem 16, jak ukazuje obr.l, kterým může být'např. procesor 8032.Zpočátku, je příkaz zpřístupněn logickým blokem 80 z registru 14. Příkaz je pak zpracován podle logiky 82, která může býtpřipravena realizátorem podle funkce konkrétní doplňkové desky 10. Pak může logika 84 dokončit cyklus zpracování a připravitzařízení pro další příkaz.
Obr.9 naznačuje změny vzhledem k logice z obr.8 podle vý-hodného provedení vynálezu. Podle příkazu zpřístupněného logi-kou 80, jsou. všechny, pamětové .adresy, které příkaz potřebujena sběrnici 34, viz obr.l, vybrány a testovány, zda překračují16 MB limit pro lóbitové adresováni. Jestliže ano, logika 94testuje signál BIGSLOT, vyslaný převodníkem 24, zda adresa pře-kračuje adresová omezení přípojky. Pouze tehdy, jestliže adresapřekračuje limit štěrbinové přípojky, v souladu s výhodným pro-vedením vynálezu, je logikou ?6 příkaz odmítnut.
Podle obr. 10 začíná logika pro provádění příkazů v řídicímbio/.ovém tvaru přijetím adresy pro přístup do řídicího bloku.Hodnota signálu BIGSLOT je zpřístupněn logiku 104 a logika 106ji testuje. Jestliže přípojka omezuje adresováni, řídicí blokováadresa je testována logikou 108 a jestliže tato překračuje čas 8 přípojky, hlavní systém 30 obdrží z logiky 110 hlášení o chybě.
Jinak logiku 112 vyvolává řídicí blok.
Podle obr.11 je vyžádána přídavná logika pro řídící bloky,vylepšující logiku ž obr.10. Příkaz je přijat logikou 111 pa-měti 201. Signál BIGSLOT je čten logikou 113 a jestliže indikuje ’ s;‘
limitovanou přípojku 114 pro adresováni, příkaz je testován ?’logikou 116, zda se jedná o příkaz, který má jednu nebo více · S !í operací s přístupem do paměti. Jestliže ano, adresy jsou zkon- y γ trolovány logikou 118, zda nepřekračují limit přípojky. Jestliže £ některé adresy překračují limit přípojky, logikou 120 je do ;; i hlavního systému 30 vysláno hlášení o chybě,, jinak je příkaz vy- £konán logikou 122.
Zatímco na obrázcích byly ukázány pouze určité výhodné L;doplňky vynálezu, může být vytvořeno mnoho dalších dovedných :modifikací a změn. Je třeba vzít v. úvahu, že předložené .nároky . jchrání všechny takové modifikace a změny, které jsou vytvořeny £ve stejném duchu jako vynález.

Claims (1)

  1. - 9 -
    PAT E N T O V NÁROKY Ϊ' í- l (X) o přizpůsobením konfiguraci štěr-systém s přípojkou pro zasouva- 1. . Doplňková deska s automatickýmbinové přípojky pro počítačový telné obvodové desky a se systémovým konektorem v každé přípoj-ce, obsahující nejméně první a druhou různou konfiguraci konek-torových kontaktů s kontakty určených pozicích dané přípojky,a dále se systémovou sběrnicí -pro vysíláni kódovaných příkazůke konektorům k prováděni příkazů příslušnou doplňkovou deskoua pro připojení elektrického napájení k doplňkové desce v před-určených pozicích kontaktů, vyznačující ' se tím, že:doplňková deska (10) obsahuje pomocný panel (11), zasouvatelnýdo přípojky (42), který má dopňkové obvody (28) pro spolupráciSpočítačovým systémem (30), přičemž- doplňková deska (10) obsa-huje deskový, konektor (12), upevněný na pomocném panelu (11)a tvořený, kontakty (13), přizpůsobenými k obsazení kontaktův pozicích systémového konektoru (32) pro první konfiguracia k obsazení kontaktů systémového konektoru (32) pro druhoukonfiguraci některými, ale nikoliv všemi kontakty (13) deskové-konektoru (12), zatímco doplňková deska (10) dále obsahuje pře-vodník (24), připojený ke kontaktu (13) deskového konektoru (12)umístěnému tak, že je obsazen kontaktem systémového konektoru(32) pro první konfiguraci a neobsazen kontaktem systémového ko-nektoru (32) pro druhou konfiguraci, které převodník (24) snímájako elektrickou charakteristiku takového kontaktu a tvoři při-. ř. >?--
    10 slušný první signál (BIGSLOT), přičemž doplňková deska (10) ob-sahuje logiku, zapojenou pro příjem prvního signálu (BIGSLOT),který modifikuje, činnost· doplňkových obvodů (28) podle přísluš-’ného prvního signálu (BIGSLOT). . ' 2. Doplňková deska podle bodu 1., vyznačující se tím, že systém(30) s první konfigurací má kontakt systémového konektoru (32)připojen ke konstantnímu napětí, přičemž převodník (24) je tvo- řen napětovým děličem, připojeným ke kontaktu' (13) deskového konektoru (12), příslušejícímu kontaktu konstantního napětí. 3. Doplňková deska podle bodu 1. a 2., vyznačující se tím, že logi-ka testuje příkazy operací, které jsou při druhé konfiguracineproveditelné a zpětně hlásí chybu do počítačového systému(30), když takový příkaz nastane a když je převodníkem (24)detekována druhá konfigurace. sžn
CS902917A 1989-06-12 1990-06-12 Doplňková deska s automatickým přizpůsobením konfiguraci štěrbinové přípojky CZ284019B6 (cs)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/365,269 US5119498A (en) 1989-06-12 1989-06-12 Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact

Publications (2)

Publication Number Publication Date
CS9002917A2 true CS9002917A2 (en) 1991-11-12
CZ284019B6 CZ284019B6 (cs) 1998-07-15

Family

ID=23438162

Country Status (10)

Country Link
US (1) US5119498A (cs)
EP (1) EP0403117B1 (cs)
JP (1) JPH0324608A (cs)
CA (1) CA2018072C (cs)
CZ (1) CZ284019B6 (cs)
DD (1) DD295039A5 (cs)
DE (2) DE69023701T2 (cs)
HU (1) HUT57921A (cs)
PL (1) PL163268B1 (cs)
RU (1) RU2009539C1 (cs)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329634A (en) * 1991-12-02 1994-07-12 International Business Machines Corp. Computer system with automatic adapter card setup
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
US5454081A (en) * 1992-08-28 1995-09-26 Compaq Computer Corp. Expansion bus type determination apparatus
US5477860A (en) * 1992-11-05 1995-12-26 Synectics Medical, Inc. Catheter for measuring respiration and respiratory effort
US5810741A (en) * 1992-11-05 1998-09-22 Synectics Medical Ab Method of measuring respiration and respiratory effort using plural catheters
US5438985A (en) * 1993-01-25 1995-08-08 Synectics Medical, Incorporated Ambulatory recording of the presence and activity of substances in gastro-intestinal compartments
US5657759A (en) * 1993-05-13 1997-08-19 Synectics Medical, Incorporated Measurement of gastric emptying and gastrointestinal output
US5551425A (en) * 1993-05-13 1996-09-03 Synectics Medical, Inc. Potential difference and perfusion pressure catheter
JP3483594B2 (ja) * 1993-07-20 2004-01-06 富士通株式会社 半導体装置
US5477854A (en) * 1993-09-16 1995-12-26 Synectics Medical, Inc. System and method to monitor gastrointestinal Helicobacter pylori infection
US5507289A (en) * 1993-09-16 1996-04-16 Synectics Medical, Inc. System and method to diagnose bacterial growth
US5833625A (en) * 1993-10-21 1998-11-10 Synectics Medical Ab Ambulatory reflux monitoring system
US5479935A (en) * 1993-10-21 1996-01-02 Synectics Medical, Inc. Ambulatory reflux monitoring system
US5630099A (en) * 1993-12-10 1997-05-13 Advanced Micro Devices Non-volatile memory array controller capable of controlling memory banks having variable bit widths
EP0977127A2 (en) 1994-03-11 2000-02-02 The Panda Project Method for configuring a computer system
US6092139A (en) * 1994-03-11 2000-07-18 Crane, Jr.; Stanford W. Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board
US5680536A (en) * 1994-03-25 1997-10-21 Tyuluman; Samuel A. Dual motherboard computer system
EP0685803B1 (en) 1994-06-03 2001-04-18 Hyundai Electronics America Method of producing an electrical device adapter
US5577213A (en) * 1994-06-03 1996-11-19 At&T Global Information Solutions Company Multi-device adapter card for computer
US5506815A (en) * 1995-01-19 1996-04-09 Etron Technology Inc. Reconfigurable multi-user buffer memory particularly for signal processing system
US5909571A (en) * 1995-05-01 1999-06-01 Apple Computer, Inc. Clock distribution for processor and host cards
AU5722296A (en) * 1995-05-01 1996-11-21 Apple Computer, Inc. A modular system utilizing interchangeable printed circuit b oard processor cards
US5596169A (en) * 1995-05-12 1997-01-21 Iomega Corporation Combined SCSI/parallel port cable
JPH09204243A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
US5832244A (en) * 1996-02-20 1998-11-03 Iomega Corporation Multiple interface input/output port for a peripheral device
US5920731A (en) * 1997-02-21 1999-07-06 Vlsi Technology, Inc. Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces
EP0887737B1 (en) * 1997-06-26 2003-01-22 Hewlett-Packard Company, A Delaware Corporation Reversible connectors
US5978861A (en) * 1997-09-30 1999-11-02 Iomega Corporation Device and method for continuously polling for communication bus type and termination
US6481629B1 (en) * 1997-10-17 2002-11-19 I-O Data Device, Inc. PC card with variable width data bus communication capabilities
US6146150A (en) * 1998-11-24 2000-11-14 International Business Machines Corporation Circuit card with separate interfaces for different bus architectures
US6487715B1 (en) * 1999-04-16 2002-11-26 Sun Microsystems, Inc. Dynamic code motion optimization and path tracing
GB2356715A (en) * 1999-11-25 2001-05-30 Nmi Electronics Ltd Single board computer module
US6640273B1 (en) 2000-01-05 2003-10-28 Tektronix, Inc. Apparatus for data bus expansion between two instrument chassis
US7672747B2 (en) 2000-03-30 2010-03-02 Lam Research Corporation Recipe-and-component control module and methods thereof
US20020063716A1 (en) * 2000-11-30 2002-05-30 Palm, Inc. Control of color depth in a computing device
US6961790B2 (en) * 2001-06-29 2005-11-01 Motorola, Inc. Self-extracting re-configurable interface used in modular electronic architecture
US7362589B2 (en) * 2005-01-18 2008-04-22 Hewlett-Packard Development Company, L.P. Circuit board adapted to couple to different types of add-in cards
US7565220B2 (en) * 2006-09-28 2009-07-21 Lam Research Corporation Targeted data collection architecture
US7814046B2 (en) * 2006-09-29 2010-10-12 Lam Research Corporation Dynamic component-tracking system and methods therefor
US7995050B2 (en) * 2006-12-27 2011-08-09 Hewlett-Packard Development Company, L.P. Power saving display

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126897A (en) * 1977-07-05 1978-11-21 International Business Machines Corporation Request forwarding system
JPS5454536A (en) * 1977-10-08 1979-04-28 Fujitsu Ltd Data processor
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
US4291370A (en) * 1978-08-23 1981-09-22 Westinghouse Electric Corp. Core memory interface for coupling a processor to a memory having a differing word length
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
US4306298A (en) * 1979-10-09 1981-12-15 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4443864A (en) * 1979-10-09 1984-04-17 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4471458A (en) * 1981-06-18 1984-09-11 Allied Corporation Computer interface
GB2101370A (en) * 1981-06-26 1983-01-12 Philips Electronic Associated Digital data apparatus with memory interrogation
US4500933A (en) * 1982-04-02 1985-02-19 Ampex Corporation Universal interface unit
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
US4751671A (en) * 1983-02-14 1988-06-14 Prime Computer, Inc. Size configurable data storage system
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
US4739475A (en) * 1983-09-20 1988-04-19 Mensch Jr William D Topography for sixteen bit CMOS microprocessor with eight bit emulation and abort capability
JPS60204052A (ja) * 1984-03-28 1985-10-15 Fanuc Ltd 入出力ボ−ドのアドレス選択方式
KR900007564B1 (ko) * 1984-06-26 1990-10-15 모토로라 인코포레이티드 동적 버스를 갖는 데이터 처리기
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
JPS6219904A (ja) * 1985-07-18 1987-01-28 Diesel Kiki Co Ltd マイクロプロセツサを用いた制御装置
JPH0772886B2 (ja) * 1986-08-01 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション データ処理システム
US5023823A (en) * 1986-11-07 1991-06-11 Norand Corporation Multiple channel communications system and packaging configuration therefor
US4803623A (en) * 1986-10-31 1989-02-07 Honeywell Bull Inc. Universal peripheral controller self-configuring bootloadable ramware
US4779190A (en) * 1986-12-03 1988-10-18 Ncr Corporation Communication bus interface
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
JPH01180026A (ja) * 1988-01-11 1989-07-18 Nec Corp 汎用入出力インタフェース接続方式
US4991085A (en) * 1988-04-13 1991-02-05 Chips And Technologies, Inc. Personal computer bus interface chip with multi-function address relocation pins
US4885482A (en) * 1988-07-13 1989-12-05 Compaq Computer Corporation Multiple computer interface circuit board

Also Published As

Publication number Publication date
EP0403117A1 (en) 1990-12-19
DE69023701T2 (de) 1996-06-20
HUT57921A (en) 1991-12-30
CA2018072A1 (en) 1990-12-12
HU903801D0 (en) 1990-11-28
DE69023701D1 (de) 1996-01-04
JPH0324608A (ja) 1991-02-01
PL285595A1 (en) 1991-04-08
CZ284019B6 (cs) 1998-07-15
DE4017902C2 (cs) 1992-03-12
JPH0580008B2 (cs) 1993-11-05
DD295039A5 (de) 1991-10-17
DE4017902A1 (de) 1990-12-20
CA2018072C (en) 1993-08-24
US5119498A (en) 1992-06-02
EP0403117B1 (en) 1995-11-22
PL163268B1 (en) 1994-02-28
RU2009539C1 (ru) 1994-03-15

Similar Documents

Publication Publication Date Title
CS9002917A2 (en) Supplementary plate with automatic adaptation to gap attachment&#39;s configuration
CA1335843C (en) Programmable option select
US4578773A (en) Circuit board status detection system
US5038320A (en) Computer system with automatic initialization of pluggable option cards
CA2057132C (en) Automatic device configuration for dockable portable computers
US5274781A (en) Programmable controller module identification by interconnecting the input and output ports of a module in a predefined manner
US6438625B1 (en) System and method for automatically identifying slots in a backplane
KR940006821B1 (ko) 진단 시스템
EP0044949A1 (en) Dynamic peripheral device address assignment method and unit
US6237048B1 (en) Adapter card with vendor unique differentiation and customization using PCI sideband signals
EP0204507A2 (en) System configuration tracing method and apparatus
EP0352683B1 (en) Programmable controller module identification system
CN120508520B (zh) 一种设备管理系统及服务器
CA2084133C (en) Computer system with automatic adapter card setup
US5557741A (en) Test apparatus and method for a computer parallel port
US5021996A (en) Device for use in developing and testing a one-chip microcomputer
JPS6143748B2 (cs)
CA1209276A (en) Microcomputer system employing program cartridges
EP0574991A1 (en) A data processing system adaptable to the type of microprocessor installed and method for detecting the microprocessor type
US6549027B1 (en) Apparatus and method for testing for compatibility between circuit boards
US5594879A (en) Method of and apparatus for arbitrarily disabling under processor control individual slots on a computer bus
US6711658B2 (en) Architecture and configuring method for a computer expansion board
CN117076214A (zh) 服务器硬盘背板拨码防呆检测方法、系统、终端及介质
CN100541468C (zh) 系统管理总线从属装置的从属地址扫描装置及其方法
EP0556138B1 (en) A bus for connecting extension cards to a data processing system and test method