CZ110496A3 - Apparatus for batched data processing - Google Patents

Apparatus for batched data processing Download PDF

Info

Publication number
CZ110496A3
CZ110496A3 CZ961104A CZ110496A CZ110496A3 CZ 110496 A3 CZ110496 A3 CZ 110496A3 CZ 961104 A CZ961104 A CZ 961104A CZ 110496 A CZ110496 A CZ 110496A CZ 110496 A3 CZ110496 A3 CZ 110496A3
Authority
CZ
Czechia
Prior art keywords
processing
data
processing unit
data packet
channel
Prior art date
Application number
CZ961104A
Other languages
English (en)
Inventor
Albertus Feiken
Martin Klaas Delange
Gerrit Roelofsen
Maurice Matthias Feijen
Jean Paul Boly
Original Assignee
Nederland Ptt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nederland Ptt filed Critical Nederland Ptt
Publication of CZ110496A3 publication Critical patent/CZ110496A3/cs

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/22Arrangements for preventing the taking of data from a data transmission channel without authorisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00Network architectures or network communication protocols for network security
    • H04L63/04Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5614User Network Interface
    • H04L2012/5616Terminal equipment, e.g. codecs, synch.
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5687Security aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Storage Device Security (AREA)
  • Communication Control (AREA)

Description

Oblast techniky j
Vynález se týká zařízení pro
Vynález se vztahuje zejména k zařízení pro kryptografické zpracování balíků dat. Uvedené zařízení obsahuje identifikační prostředky pro identifikaci balíku dat. prostředky pro kryptograíické zpracování balíku dat, paměťové prostředky pro uložení informací vztahujících b© ke zpracování a řídicí prostředky pro výbér informací vztahujících se k balíku dat.
Dosavadní stav techniky balíků dat jako Vzrůstá potřeba
V praxi je známý postup provádění datové komunikace, včetně telefonní, prostřednictvím balíků dat. Jsou známy různé techniky datové komunikace pomocí např. X.25 a ATM (asynchronní mód přenosu) zabezpečit přenos dat pomocí kódování zpráv (balíků dat). Za tímto účelem může být v uvažovaném datovém spojení na přenosovém zakončení obsaženo kódovací zařízení a na příjmovém zakončení dekódovací zařízení.
V moderních technikách datové komunikace jsou přes jediný fyzikální spoj přenášeny balíky dat náležející většímu množství datových spojů. Takové logické spoje zde budeme obecně nazývat kanály. Tak např. v případě asynchronního módu přenosu se využívá pro větší počet virtuálních kanálů a virtuálních cest stejného fyzikálního spojení. Zároveň mezi sekvenčními balíky dat, označených v případě asynchronního módu přenosu jako bufíky, neexistuje žádný pevně stanovený vztah. Kanál, jemuž náleží balík dat, může být vyčten jen ze záhlaví každého balíku dat.
Má-li být jeden nebo více uvedených kanálů zabezpečen zakódováním, musejí být podniknuta opatření pro zakódování a dekódování datových balíků konkrétního logického spoje konkrétním způsobem, např. pomocí klíče náležejícího tomuto logickému spoji. Za tímto účelem je třeba označit balíky dat různých logických spojů, aby bylo možno stanovit příslušný kanál, a pak např. klíč spojený s konkrétním balíkem dat.
V zařízení popsaném v patentu USA 5 049 087 je identikačním prostředkem identifikátor balíku dat. V paměti je uloženo množství klíčů, z nichž je v každém případě vyvolán jediný pro zpracování balíku dat konkrétního kanálu (logického spoje) v kryptografické jednotce poskytnuté za tímto účelem. Kromě toho je v uvedeném známém zařízení v každém z případů vyvoláno z paměti nebo do paměti uloženo kryptografické reziduum. Toto kryptografické reziduum může představovat stav kryptografického procesu, jímž jsou kódována nebo dekódována příslušná data.
Nevýhodou známého zařízení je jeho relativní pomalost. Pro každý vstupující balík dat musí být na základě identifikace zaveden vhodný klíč a vhodné reziduum, a pak následuje kryptografický proces (kódování nebo dekódování). Po skončeni procesu musí být v každém případě před zpracováním následujícího balíku dat uloženo nové reziduum (a je-li možno i klíč). Je zřejmé, že opakovaný proces, tj. zpracování každého balíku dat, sestávající z uvedených kroků se děje na úkor zpracovatelské rychlosti známého zařízení a následně i rychlosti průchodu balíků dat, které mají být zpracovány.
Uložení pouhého klíče pro každý kanál a jeho vyvolání z paměti, což je popsáno např. v publikaci Data security in packet switched networks, podrobněji specifikované níž©, může být v zásadě rychlejší, ale přesto vyžaduje poměrně hodně pracovního času. Takové řešení je navíc nevýhodné pro kryptografické postupy, jejichž stav musí být mezi dvěma pracovními kroky uložen do paměti. A to jsou přesně postupy, které jsou v současné době pro kódování datových komunikací hojně vyžívány.
V moderní datové komunikaci hraje rychlost ješ^ě důležitější úlohu. Zařízení pro zpracování balíků dat, jako jsou např. kryptograf ická zařízení, musí proto vyhovit požadavkům na ještě vyšší rychlost. Ve známém zařízení, které zahrnuje nové nahrávání a ukládání příslušných informací o procesu zpracováni pro každý balík dat, je uvedené vyvolávání informací z paměti a jejich ukládání do paměti faktorem omezujícím rychlost.
Podstata vynálezu
Cílem vynálezu je eliminovat výše zmíněné i jiné relevantní nevýhody a poskytnout zařízení pro zpracování balíků dat, které umožňuje rychlé zpracování balíků dat, i když musí být uložen do paměti stav postupu zpracování pro každý balík dat a balíky dat náležejí různým kanálům. Cílem vynálezu je zejména poskytnout zařízení vhodné pro kódování a (nebo) dekódování dat v sítích s asynchronním módem přenosu.
Pro tento účel se zařízení podle předkládaného vynálezu vyznačuje tím, že prostředky pro zpracování zahrnují alespoň první a druhou zpracovatelskou jednotku, a dále tím, že kontrolní prostředky jsou vytvořeny tak, aby na základě identifikace balíku dat přiřadily uvedený balík dat jedné ze zpracovatelských jednotek, a zpracovaly uvedený balík dat pomocí informací týkajících se uvedeného balíku dat. Jinými slovy je v zařízení sestrojeném podle vynálezu přítomno množství nejlépe paralelních zpracovatelských zařízení, aby mohlo být zpracováváno v podstatě současně množství balíků dat. Zároveň jsou řídicí prostředky vytvořeny takovým způsobem, aby přidělovaly určený balík dat vhodné zpracovatelské jednotce. Za vhodnou zpracovatelskou jednotku může být považována buď zpracovatelská jednotka, která je v daném okamžiku k dispozici, nebo taková jednotka, ve které je přítomna určitá informace o zpracovatelském procesu.
V prvním provedení zařízení podle vynálezu je nejméně jedna zpracovatelská jednotka pro kódování balíků dat, zatímco ve druhém provedení je alespoň jedna zpracovatelská jednotka pro dekódování balíků dat. Protože zařízení podle vynálezu je vybaveno množstvím zpracovatelských jednotek, je možné balíky dat kódovat i dekódovat v jediném zařízení, v podstatě dle vlastní volby v jediném okamžiku. Zařízení podle vynálezu může být použito nejen pro kryptografické funkce, ale také pro jiné aplikace, jako je např. kontrola parity balíků dat. Výhodou je programovatelná konstrukce zpracovatelských jednotek, takže s jedinou zpracovatelskou jednotkou mohou být prováděny různé zpracovatelské procesy. Programy pro provádění zpracovatelských procesů jsou výhodiiě uloženy v paměti, takže lze pomoci řídicích prostředků, možno i v kombinaci s identifikačními prostředky, zavést vhodný postup.
Vyrovnávací paměť části zpracovatelských je přednostně poskytnuta v horní jednotek, tzn. mezi vstupem do zařízení a zpracovatelskými jednotkami. Balíky dat mohou být před převedením do zpracovatelské jednotky dočasně uloženy v uvedené vyrovnávací paměti. Dočasné uložení slouží jako řídicí prostředek ve spojeni s identifikačním prostředkem pro dobu potřebnou pro stanovení jednotlivých kanálů pro balíky dat a výběr a možné přizpůsobení vhodné zpracovatelské jednotky. V případě nízké rychlosti dat bude možná vhodné vyrovnávací paměť vynechat. Vyrovnávací paměť může být zahrnuta do zpracovatelských jednotek, např. tak, že se každá zpracovatelská jednotka vybaví oddělenou vstupní vyrovnávací pamětí.
Výhodné je takové provedeni, kde jsou řídicí prostředky zkonstruovány tak, aby přiřazovaly balíky dat náležející stejnému kanálu stejné zpracovatelské jednotce.
Zařízeni podle vynálezu lze výhodně využít v sítích s asynchronním módem přenosu. Za tímto účelem může být zařízení zkonstruováno tak, aby mezi vstupem a výstupem balíků dat uplynula pevně stanovená doba. Takového pevně stanoveného časového vztahu lze dosáhnout vhodným návrhem řídicích prostředků. Za tímto účelem, ale i pro další synchronizační účely, lze poskytnout výstupní vyrovnávací paměť.
Phehled obrázků na výkresech
Vynález bude podrobněji a s číselnými odkazy vysvětlen níže.
Na obr. 1 je schematické znázornění zařízeni podle vynálezu pro zpracování balíků dat.
Obr. 2 znázorňuje schéma několika sekvenčních balíků dat určených pro zpracování.
Obr. 3 znázorňuje schéma datového komunikačního systému vybaveného zařízeními podle obr. 1.
Obr. 4 znázorňuje schéma jiného provedeni zařízení podle vynálezu.
Příklady provedení vynálezu
Zařízeni 1 podle vynálezu schematicky znázorněné na obr. 1 obsahuje vyrovnávací paměť 10. první zpracovatelskou jednotku 11, druhou zpracovatelskou jednotku 12, paměť 12 a identifikační a řídicí jednotku 14. Zpracovatelské jednotky H a 12. a paměť 13 jsou propojeny datovou sběrnicí 15. Datové spoje jsou na obr. 1 vyznačeny spojitými Čarami a řídicí spoje přerušovanými čarami.
Balík dat vstupujících do zařízení 1 je nejdříve dočasně uložen do vyrovnávací paměti 12.. Během tohoto časového intervalu je záhlaví balíku dat zkopírováno do identifikační jednotky 14/ kde je určen kanál (v případě asynchronního módu přenosu virtuální kanál nebo virtuální cesta) pro balík dat. Na základě této identifikace řídicí jednotka, která je v uvedeném provedení obsažena v identifikační jednotce, ale může také tvořit samostatnou jednotku, aktivuje další součásti zarážení. V podstatě v témže okamžiku dostává vyrovnávací paměť příkaz uvolnit příslušný balík dat, zatímco paměť 13 dostává příkaz umístit informaci náležející uvedenému kanálu (např. klíč a stav kódovacího, případně dekódovacího procesu, a dle volby i zpracovatelského softwaru) na sběrnici 15.· Pak čte příslušná zpracovatelská jednotka balík informací a dat a provede požadované zpracování, a poté je balík dat (řízený např. řídicí jednotkou) přenesen zpracovatelskou jednotkou. Pokud se uvedený přenos nevykoná pod kontrolou řídicí jednotky, jsou zpracovatelské jednotky přednostně spárovány takovým způsobem, že nemohou přenášet balík dat současně. Aby se zabránilo problémům se synchronizací, může být např. výhodné připojit na výstup zařízení i. další vyrovnávací paměť (není na obr.) nebo vybavit každou zpracovatelskou jednotku vlastní výstupní vyrovnávací pamětí.
Zařízení X obsahuje podle vynálezu alespoň dvě (paralelní) zpracovatelské jednotky. Proto je možné zpracovávat dva balíky dat současně. V tomto případě mohou být uvedené balíky dat buď ze stejného kanálu nebo z různých kanálů. Je zřejmé, že rychlost průchodu balíků dat se podstatně zvýší díky přítomnosti několika paralelních zpracovatelských jednotek. Je-li třeba, lze použít, jak bylo řečeno výše, více než dvou zpracovatelských jednotek - tří, čtyř, pěti nebo většího počtu, což se projeví dalším možným dosažením růstu rychlosti.
Za druhé nabízí přítomnost dvou (nebo většího počtu) paralelních zpracovatelských jednotek možnost zpracování balíků dat určitého kanálu v jedné zpracovatelské jednotce, zatímco balíky dat z jiného kanálu nebo jiných kanálů jsou zpracovávány v jiné zpracovatelské jednotce. Jinými slovy je řízení projektováno takovým způsobem, že balíky dat z určitého kanálu jsou vyslány do té zpracovatelské jednotky, v niž byl balík dat ze stejného kanálu zpracováván v předchozím případě. V důsledku toho může být zvýšena rychlost zpracování, protože nahrávání potřebných informací z paměti a možné ukládání informací po každém zpracování lze v případě této zpracovatelské jednotky vynechat. Navíc zde existuje možnost rezervovat jednu ze zpracovatelských jednotek (nebo v případě více než dvou zpracovatelských jednotek i několik z nich) pro konkrétní kanál, např. pokud uvedenému kanálu náleží relativně velké množství balíků dat. Uvedenou rezervaci lze podle uvážení provádět dynamicky, např. na základě statistických dat uložených v paměti identifikační a řídicí jednotkou. Takto lze dále zvýšit rychlost průchodu, alespoň pro příslušný kanál. Za tímto účelem lze provést v případě nutnosti ve vyrovnávací paměti 10 vhodná opatření, např. přizpůsobení kapacity vyrovnávací paměti očekávanému množství balíků dat, které nemohou být zpracovány přímo.
Za třetí nabízí zařízení podle vynálezu např. možnost kódování v jedné zpracovatelské jednotce, zatímco druhá zpracovatelská jednotka je používána ve stejném okamžiku pro dekódovánmí. Jinými slovy je se zařízením podle vynálezu možné provádět množství procesů a různé procesy v jediném zařízení současně. Zároveň je také možné neprovádět v určitém okamžiku v jedné zpracovatelské jednotce žádné zpracovatelské procesy, což závisí na volbě kanálu příslušného balíku dat. Je-li často požadováno neprovádět zpracováni balíků dat, např. pro velké množství kanálů, může být výhodné poskytnout, paralelně ke zpracovatelským jednotkám, spojení propojující vyrovnávací paměť XQ. přímo s výstupem zařízení A.
Mělo by se upozornit na to, že ve znázorněném provedení je přítomna jedna paměť, která je propojena datovou sběrnicí se všemi zpracovatelskými jednotkami, tzn. ve znázorněném případě se dvěma jednotkami. Může být výhodné navrhnout zařízení takovým způsobem, aby každá ze zpracovatelkých jednotek měla svou vlastní paměť, a v tomto případě lze pak vynechat sběrnici dat. Sběrnice dat pro obě dvě nebo více zpracoavatelských jednotek však poskytují možnost výměnu dat, např. kryptografických, ve zpracovatelských jednotkách.
Dále je možné zahrnout identifikační jednotku prostředky) do paměti 13. V tomto případě záhlaví balíku dat použito k přímému nebo nepřímému adresování paměti (např. pomocí muitiplexování).
Zařízení podle vynálezu může být sestaveno ze standardních součástek. V této souvislosti jsou uvedeny odkazy na všeobecné elektronické příručky, např. The Art of (identifikační může být např.
Electronics od
P. Horowitze
W. Hilla, Cambridge
University Press, 1989. Výhodná je však konstrukce zařízení je uveden odkaz na Authentication: An
Diffie a kol. ve jako ASIC (speciální aplikační integrovaný obvod). Zpracovatelská jednotka přednostně obsahuje procesor (např. mikroprocesor) pro zpracovatelské procesy. Zpracování samo o sobě může být známé kryptografické zpracování nebo jiný typ zpracování. V této souvislosti publikaci pod názvem Privacy and Introduction to Cryptography od V zprávách IEEE, roč. 67, č. 3, březen 1979 a na zde obsaženou bibliografii.
Obr. 2 znázorňuje sérii balíků dat, která jsou kódována pomocí zařízení podle vynálezu. Tři sekvenční balíky dat 100. 200 a 300 mají záhlaví 101. 201 a 301 a datová pole 102. 202 a 302. V uvedeném případě náležejí balíky dat 100 a 300 kanálu A, zatímco balík dat 200 náleží kanálu B„ Za tímto účelem jsou záhlaví 101. 201 a 301 opatřena vhodnou identifikační informací.
Vstoupí-li balík dat 100 do zařízení i. a v některé ze zpracovatelských jednotek 11 nebo 12 nebyl předtím přítomen žádný jiný balík dat, může být balík dat 100 zaveden přímo do zpracovatelské jednotky, např. zpracovatelské jednotky
11. společně s informací náležející kanálu A, která je vyvolána z paměti 13 na základě záhlaví 101. Jakmile se spojení mezi vyrovnávací paměti 10 nebo pamětí 1.2. a zpracovatelskou jednotkou 12 uvolni, může být balík dat 200 zaveden do zpracovatelské jednotky 12 Mezitím může být zpracováván balík dat 100 Jakmile je toto zpracování dokončeno, může být balík dat 100 přenesen. Informace týkající se kanálu A, např. stav procesu kódování, může být nyní zapsána zpět do paměti 13, v závislosti na prováděném zpracování. Je zřejmé, že tento zpětný zápis a následující vyvolání ionformace vztahující se k jinému kanálu lze vynechat, jestliže následující zpracovatelské jednotky 11 náleží případě patří následující balík dat (300) kanálu A, proto lze ušetřit čas, neboť zpracovatelská jednotka 11 je již připravena pro zpracování balíků dat z kanálu A. Jestliže balík dat měl náležet kanálu B, mohlo by být v některých balík dat zavedený do také kanálu A. V uvedeném případech výhodné umožnit uvedenému balíku dat počkat ve vyrovnávací paměti LQ., dokud se neuvolní zpracovatelská jednotka 12, protože uvedená zpracovatelská jednotka je již připravena pro kanál B. To by mohlo nastat např. pokud by měl kanálu A náležet další balík dat (není na obr.). Aby bylo toto čekání efektivnější, měla by mít vyrovnávací paměť LQ. odpovídající kapacitu. Navíc je výhodné navrhnout identifikační jednotku způsobem umožňujícím určit identitu (kanál) několika balíků dat ve vyrovnávací paměti, aby bylo možno efektivně provést přiřazeni balíků dat zpracovatelským jednotkám. Na obr. 3 je schematické znázornění systému datové komunikace. Systém obsahuje dvě zařízení L (nebo 1'. viz obr. 4) pro zpracování balíků dat, která jsou propojena spojením 2· S pomocí zařízení podle vynálezu je možné přenášet množství kódovaných logických kanálů přes jediný spoj vysokou rychlostí. V systému podle obr. 3 lze nabídnout v případě potřeby několik zařízení L spojených např. v sérii, aby bylo možno provádět procesy na balících dat ve větším množství kroků nebo pozic.
Provedení zařízení L’ znázorněné schematicky na obr. 4 obsahuje, podobně jako provedení na obr. 1, vstupní (výstupní) vyrovnávací paměť LQ.. první zpracovatelskou jednotku LL. druhou zpracovatelskou jednotku i 2 . paměť 13 a identifikační a řídicí jednotku 14. Zařízení na obr. 4 je dále vybaveno systémovou řídicí jednotkou 14' spojenou s externí datovou sběrnicí nebo datovým spojem 40 datovou sběrnicí 13' . Tato systémová řídicí jednotka 14' může sloužit k řízení systému, jehož součástí je zařízení L'. Externí sběrnice 40 může např. sloužit k nahrávání vhodného softwaru a (nebo) příkazů do jednotky Lá'·
Datová sběrnice 15 spojující zpracovatelské jednotky LL a L2. a paměť 13 je znázorněna na obr. 4 a zde se skládá ze tří oddělených součástí. Tyto součásti však mohou být propojeny nebo rekonfigurovány, aby tvořily datovou sběrnici L5. sestávající pouze z jediné části. Datové sběrnice LS. spojují pouze jednotky LL, 12 a 14 na jedné straně s jednotkou I.Q. na straně druhé. Jednosměrné datové sběrnice spojují jednotku 10 a jednotku rozhraní ±3., zatímco jednosměrné datové sběrnice 18 spojují jednotku rozhraní 122 a externí sběrnici nebo spoj 30. Sběrnice 17 a (nebo) XS. mohou být konfigurovány jednotlivě jako obousměrné datové sběrnice.
Hlavni složky zařízení, jako jsou jednotky 13/ 11./ 12, 14 a 19 mohou být tvořeny programovatelnými hradlovými poli (PGA), jejichž dodavatelem je např. Xilinx. Paměť 12 mfiže být tvořena operační pamětí RAM a systémové řízení 1<L' může obsahovat mikroprocesor (např. Motorola 68000), paměť RAM a EEPROM.
Pro (dočasné nebo stálé) uložení klíče (klíčů) a stavu.
např. kryptografického konkrétnímu kanálu slouží rychlosti zařízení 1 a 1' rezidua, vztahujících se ke paměť 12- Ještě vyšší operační lze však dosáhnout, jsou-li pro dočasné uložení dat o stavu, např. kryptografického rezidua nebo kryptografické inicializační použity oddělené vyrovnávací paměti hodnoty (nový stav ), Tyto vyrovnávací paměti mohou být výhodně použity jako registry (stínové registry) ve zpracovatelských jednotkách 11 a 12. Řídicí jednotka 14 je zkonstruována tak, aby nahrávala data vztahující se k určité buňce do stínového registru, zatímco předcházející buňka je stále zpracovávána v příslušné zpracovatelské jednotce. Toto nahrávání dat do stínového registru může být provedeno, jakmile byl identifikován balík dat. Data ze stínového registru mohou být nahrána do zpracovatelské jednotky ve velmi krátké době, např. za jeden hodinový cyklus, protože toto nahrávání nezahrnuje datovou sběrnici 12Odbornici v oboru pochopí, že vynález se neomezuje na znázorněná provedení a že je možno provést mnohé modifikace a rozšíření, aniž bychom se odchýlili od myšlenky a rozsahu vynálezu.

Claims (12)

1. Zařízení pro kryptografické zpracování balíků dat obsahuj ící
- identifikační prostředky pro identifikaci balíku dat,
- zpracovatelské prostředky pro kryptografické zpracování balíku dat,
- paměťové prostředky pro ukládání informaci týkajících se zpracování a
- řídicí prostředky pro výběr informací týkajících se balíku dat, vyznačující se tím, že
- zpracovatelské prostředky obsahují alespoň první a druhou zpracovatelskou jednotku a
- řídicí prostředky jsou navrženy tak, aby přiřazovaly, na základě identifikace balíku dat, uvedený balík dat jedné ze zpracovatelských jednotek a zpracovaly uvedený balík dat pomocí informací týkajících se uvedeného balíku dat.
2. Zařízení podle nároku 1, vyznačující se tím, že alespoň jedna zpracovatelská jednotka je určena ke kódování balíků dat.
3. Zařízení podle nároků 1 a 2, vyznačující se tím, že alespoň jedna zpracovatelská jednotka je určena k dekódováni balíků dat.
Zařízení podle nároku 2 nebo 3, informace týkající se zpracování zpracovatelského procesu.
vyznačující se tím, že obsahují i klíč a stav
5. Zařízení podle kteréhokoli z předcházejících nároků vytvořené za účelem zpracováni balíků dat, obsahující záhlaví a informační pole, vyznačující se tím, že identifikační prostředky jsou určeny k identifikaci kanálu, k němuž náleží balík dat podle záhlaví.
6. Zařízení podle nároku 5, vyznačující se tím, že zpracovatelské prostředky jsou určeny pouze pro zpracováni informačního pole z balíku dat.
7. Zařízení podle kteréhokoli z předcházejících nároků, vyznačující se tím, že vyrovnávací paměť je v horní části zpracovatelské jednotky.
8. Zařízeni podle kteréhokoli z předcházejících nároků, vyznačující se tím, že řídicí prostředky jsou určeny k přiřazování balíků dat, které náležejí stejnému kanálu stejné zpracovatelské jednotky.
9. Zařízení podle kteréhokoli z předcházejících nároků, vyznačující se tím, že první zpracovatelská jednotka, druhá zpracovatelská jednotka a paměťové prostředky jsou propojeny prostřednictvím datové sběrnice.
10. Zařízeni podle kteréhokoli z předcházejících nároků, vyznačující se tím, že alespoň jedna zpracovatelská jednotka je vybavena vlastními oddělenými paměťovými prostředky.
11. Zařízení podle kteréhokoli z předcházejících nároků, vyznačující se tím, že alespoň jedna zpracovatelská jednotka je programovatelná.
12. Zařízení podle kteréhokoli z předcházejících nároků, vyznačující se tím, že je určeno ke zpracování datových balíků v asynchronním módu přenosu.
13. Systém pro datovou komunikaci prostřednictvím datových buněk vybavený alespoň jedním zařízením podle kteréhokoli z nároků 1 až 12 včetně.
CZ961104A 1993-10-25 1994-10-25 Apparatus for batched data processing CZ110496A3 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL9301841A NL9301841A (nl) 1993-10-25 1993-10-25 Inrichting voor het bewerken van datapakketten.

Publications (1)

Publication Number Publication Date
CZ110496A3 true CZ110496A3 (en) 1996-07-17

Family

ID=19863047

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ961104A CZ110496A3 (en) 1993-10-25 1994-10-25 Apparatus for batched data processing

Country Status (13)

Country Link
US (1) US5870479A (cs)
EP (1) EP0726001B1 (cs)
JP (1) JPH08510889A (cs)
AT (1) ATE182043T1 (cs)
AU (1) AU679798B2 (cs)
CA (1) CA2173252C (cs)
CZ (1) CZ110496A3 (cs)
DE (1) DE69419427T2 (cs)
DK (1) DK0726001T3 (cs)
ES (1) ES2135599T3 (cs)
GR (1) GR3031238T3 (cs)
NL (1) NL9301841A (cs)
WO (1) WO1995012264A1 (cs)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9301841A (nl) * 1993-10-25 1995-05-16 Nederland Ptt Inrichting voor het bewerken van datapakketten.
FI112419B (fi) * 1996-06-06 2003-11-28 Nokia Corp Menetelmä tiedonsiirron salaamiseksi
JP3492865B2 (ja) * 1996-10-16 2004-02-03 株式会社東芝 移動計算機装置及びパケット暗号化認証方法
US6694433B1 (en) * 1997-05-08 2004-02-17 Tecsec, Inc. XML encryption scheme
US6148177A (en) * 1998-04-20 2000-11-14 Motorola, Inc. Subscriber unit and method for linking a message to an application
US6425021B1 (en) * 1998-11-16 2002-07-23 Lsi Logic Corporation System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts
FI109436B (fi) * 1999-04-16 2002-07-31 Ericsson Telefon Ab L M Tietojenkäsittely yhteydenottosolmussa
GB2352141B (en) 1999-07-07 2003-10-29 Virata Ltd Session protection system
US7996670B1 (en) * 1999-07-08 2011-08-09 Broadcom Corporation Classification engine in a cryptography acceleration chip
US7213154B1 (en) * 1999-11-02 2007-05-01 Cisco Technology, Inc. Query data packet processing and network scanning method and apparatus
US6629163B1 (en) 1999-12-29 2003-09-30 Implicit Networks, Inc. Method and system for demultiplexing a first sequence of packet components to identify specific components wherein subsequent components are processed without re-identifying components
US7024557B1 (en) * 1999-12-30 2006-04-04 Samsung Electronics Co., Ltd. System and method for secure provisioning of a mobile station from a provisioning server using encryption
US20020069309A1 (en) * 2000-09-25 2002-06-06 Edward Balassanian Method and system for data metering
GB2367459A (en) * 2000-09-28 2002-04-03 Roke Manor Research Method of compressing data packets
US7568110B2 (en) 2002-12-18 2009-07-28 Broadcom Corporation Cryptography accelerator interface decoupling from cryptography processing cores
US20040123120A1 (en) * 2002-12-18 2004-06-24 Broadcom Corporation Cryptography accelerator input interface data handling
DE10345457A1 (de) * 2003-09-30 2005-04-28 Infineon Technologies Ag Verfahren und Vorrichtung zur Ver- und Entschlüsselung
US20070060104A1 (en) * 2005-08-03 2007-03-15 Sbc Knowledge Ventures Lp Method and apparatus for improving communication security
US20090109996A1 (en) * 2007-10-29 2009-04-30 Hoover Russell D Network on Chip
US20090125706A1 (en) * 2007-11-08 2009-05-14 Hoover Russell D Software Pipelining on a Network on Chip
US20090125703A1 (en) * 2007-11-09 2009-05-14 Mejdrich Eric O Context Switching on a Network On Chip
US8261025B2 (en) * 2007-11-12 2012-09-04 International Business Machines Corporation Software pipelining on a network on chip
US8526422B2 (en) * 2007-11-27 2013-09-03 International Business Machines Corporation Network on chip with partitions
US8473667B2 (en) * 2008-01-11 2013-06-25 International Business Machines Corporation Network on chip that maintains cache coherency with invalidation messages
US8010750B2 (en) * 2008-01-17 2011-08-30 International Business Machines Corporation Network on chip that maintains cache coherency with invalidate commands
US8018466B2 (en) * 2008-02-12 2011-09-13 International Business Machines Corporation Graphics rendering on a network on chip
US8490110B2 (en) * 2008-02-15 2013-07-16 International Business Machines Corporation Network on chip with a low latency, high bandwidth application messaging interconnect
US20090260013A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Computer Processors With Plural, Pipelined Hardware Threads Of Execution
US8078850B2 (en) * 2008-04-24 2011-12-13 International Business Machines Corporation Branch prediction technique using instruction for resetting result table pointer
US8423715B2 (en) 2008-05-01 2013-04-16 International Business Machines Corporation Memory management among levels of cache in a memory hierarchy
US8020168B2 (en) * 2008-05-09 2011-09-13 International Business Machines Corporation Dynamic virtual software pipelining on a network on chip
US20090282419A1 (en) * 2008-05-09 2009-11-12 International Business Machines Corporation Ordered And Unordered Network-Addressed Message Control With Embedded DMA Commands For A Network On Chip
US7991978B2 (en) * 2008-05-09 2011-08-02 International Business Machines Corporation Network on chip with low latency, high bandwidth application messaging interconnects that abstract hardware inter-thread data communications into an architected state of a processor
US7958340B2 (en) * 2008-05-09 2011-06-07 International Business Machines Corporation Monitoring software pipeline performance on a network on chip
US8392664B2 (en) * 2008-05-09 2013-03-05 International Business Machines Corporation Network on chip
US8494833B2 (en) * 2008-05-09 2013-07-23 International Business Machines Corporation Emulating a computer run time environment
US8214845B2 (en) * 2008-05-09 2012-07-03 International Business Machines Corporation Context switching in a network on chip by thread saving and restoring pointers to memory arrays containing valid message data
US8230179B2 (en) * 2008-05-15 2012-07-24 International Business Machines Corporation Administering non-cacheable memory load instructions
US8040799B2 (en) 2008-05-15 2011-10-18 International Business Machines Corporation Network on chip with minimum guaranteed bandwidth for virtual communications channels
US8438578B2 (en) * 2008-06-09 2013-05-07 International Business Machines Corporation Network on chip with an I/O accelerator
US8195884B2 (en) 2008-09-18 2012-06-05 International Business Machines Corporation Network on chip with caching restrictions for pages of computer memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910777A (en) * 1988-09-20 1990-03-20 At&T Bell Laboratories Packet switching architecture providing encryption across packets
US5048087A (en) * 1989-02-03 1991-09-10 Racal Data Communications Inc. Key management for encrypted packet based networks
WO1990012465A1 (en) * 1989-03-31 1990-10-18 Chiappa J Noel High speed data packet switching circuit and method
US5235644A (en) * 1990-06-29 1993-08-10 Digital Equipment Corporation Probabilistic cryptographic processing method
EP0464562B1 (en) * 1990-06-29 1997-04-23 Digital Equipment Corporation Method and apparatus for decryption of an information packet having a format subject to modification
US5274768A (en) * 1991-05-28 1993-12-28 The Trustees Of The University Of Pennsylvania High-performance host interface for ATM networks
DE4125830C1 (en) * 1991-08-03 1993-01-21 Systemhaus Gei, 5100 Aachen, De Data security appts. for local area network - exchanges data between network processors via encoding connection nodes w.r.t. coding classification
CA2123199A1 (en) * 1991-11-08 1993-05-13 Ernest Stewart Lee Cryptographic apparatus and method for a data communication network
US5323389A (en) * 1992-08-14 1994-06-21 Fore Systems, Inc. ATM cell interface and method for dispatching an ATM cell
US5381481A (en) * 1993-08-04 1995-01-10 Scientific-Atlanta, Inc. Method and apparatus for uniquely encrypting a plurality of services at a transmission site
NL9301841A (nl) * 1993-10-25 1995-05-16 Nederland Ptt Inrichting voor het bewerken van datapakketten.

Also Published As

Publication number Publication date
CA2173252A1 (en) 1995-05-04
WO1995012264A1 (en) 1995-05-04
JPH08510889A (ja) 1996-11-12
DK0726001T3 (da) 2000-02-28
DE69419427T2 (de) 2000-01-05
US5870479A (en) 1999-02-09
DE69419427D1 (de) 1999-08-12
EP0726001B1 (en) 1999-07-07
ES2135599T3 (es) 1999-11-01
NL9301841A (nl) 1995-05-16
AU679798B2 (en) 1997-07-10
EP0726001A1 (en) 1996-08-14
ATE182043T1 (de) 1999-07-15
AU8059594A (en) 1995-05-22
GR3031238T3 (en) 1999-12-31
CA2173252C (en) 2005-09-06

Similar Documents

Publication Publication Date Title
CZ110496A3 (en) Apparatus for batched data processing
US5724348A (en) Efficient hardware/software interface for a data switch
US5506841A (en) Cell switch and a method for directing cells therethrough
US5251206A (en) Hybrid switching system for a communication node
US7023841B2 (en) Three-stage switch fabric with buffered crossbar devices
CA2297836C (en) Multi-port internally cached drams
US7161906B2 (en) Three-stage switch fabric with input device features
US8131950B2 (en) Low latency request dispatcher
EP1364509B1 (en) Apparatus and method for security processing of communication packets
US5809147A (en) Device for cryptographically processing data packets and method of generating cryptographic processing data
US8065678B2 (en) Method and apparatus for scheduling the processing of commands for execution by cryptographic algorithm cores in a programmable network processor
US7031330B1 (en) Very wide memory TDM switching system
CA2111432C (en) Asynchronous transfer mode (atm) switch fabric
KR20100118054A (ko) 버퍼링된 크로스바 스위치 시스템
EP0415628A2 (en) A growable packet switch architecture
CN106886498B (zh) 数据处理装置和终端
SK385491A3 (en) Series binding of communication system
US6947413B2 (en) Switching apparatus, communication apparatus, and communication system
WO1999029071A1 (en) Resource sharing
CN112035898A (zh) 多节点多通道高速并行处理方法及系统
HRP20020227A2 (en) Message chaining transmission process and system for data bases
KR100270718B1 (ko) 비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱 장치
CN109660554A (zh) 一体化通信单元的涉密数据传输设备
KR20000007696A (ko) 프레임 릴레이와 비동기 전송 모드 교환기간의 연동장치
WO2011018109A1 (en) Label and piggyback based high-speed bus