DD128333B2 - Schaltungsanordnung einer messwertspeichersteuerung fuer einen als stufenkompensator nach dem stromsummationsprinzip arbeitenden ad-umsetzer - Google Patents

Description

Anwendungsgebiet

Die Erfindung betrifft eine Schaltungsanordnung einer Meßwertspeichersteuerung für einen als Stufenkompensator nach dem Stromsumraationsprinzip arbeitenden AD-Umsetzer. Nacheinander gesetzte Speicher verbinden über Schalter eine konstante Spannung über Präzisionswiderstände mit der analogen Eingangsspannung. Dadurch wird die Eingangsspannung kompensiert. Ein an das Widerstandsnetzwerk angeschlossener Nullindikator stellt die Polarität der dort anliegenden Spannung fest und löst bei Überkompensation die Löschung des zuvor gesetzten Speichers aus. Nach dem Abgleich ist die Stellung der Speicher der digitale Ausdruck für die Größe der analogen Eingangsspannung.

Bekannte technische Lösungen

Es ist bereits eine Schaltungsanordnung einer Meßwertspeichersteuerung als Hauptpatent WP 103 536 bekannt, bei der ein Takt eine Speicherkette nacheinander setzt, wobei jeder Speicher innerhalb des Taktes, in dem er gesetzt wurde, in Abhängigkeit von einer Nullindikatorentscheidung seinen gesetzten Zustand beibehält oder zurückgesetzt wird. Jeweils ein Setzausgang der in beliebiger Anzahl hintereinander angeordneten Meßwertspeicherstufen, mit Ausnahme des Setzausganges der letzten Meßwertspeicher· stufe, ist mit dem Setzeingang der nächstfolgenden Meßwertspeicher· stufe, und jeweils ein Rücksetzausgang der nach der ersten Meßwert· speicherstufe angeordneten Meßwertspeicherstufen ist mit einem Setzeingang eines der entsprechenden Meßwertspeicherstufe zugeordneten RS-Speichers verbunden. Der Rücksetzausgang der RS-Speicher ist mit dem Setzeingang der zugeordneten Meßwertspeicherstufe und gleichzeitig mit dem Rücksetzeingang der jeweils davor angeordneten Meßwertspeicherstufe verbunden. Diese Schaltungsanordnung hat den Nachteil, daß ein immer noch hoher Aufwand an Schaltkreisen der KME 10 Schaltkreisserie pro Meßwertspeicherstufe benötigt wird (1,5 Schaltkreise). Dieser Aufwand bestimmt die Zuverlässigkeit der Meßwertspeichersteuerung als einer zentralen Funktion in der Kette der analogen Meßwerterfassung.

Ziel der Erfindung

ist es daher, die Bauelementezahl und den Platzbedarf entscheidend zu reduzieren und die Zuverlässigkeit entsprechend zu erhöhen.

Darlegung des Wesens der Erfindung

Die technische Aufgabe der Erfindung ist die Weiterentwicklung der gemäß Hauptpatent 103 536 entwickelten Schaltungsanordnung einer Meßwertspeichersteuerung für einen als Stufenkompensator nach dem Strorasummationsprinzip arbeitenden AD-Umsetzer, so daß der AD-Umsetzer nur auf zwei doppelt hohen Karteneinschüben realisiert werden kann, bei gleichen technischen Parametern.

Merkmale der Erfindung

Erfindungsgemäß wird der Rücksetzausgang nur jeder dritten, fünften, siebenten, neunten usw. Meßwertspeicherstufe mit dem Setzeingang des jeweils nur zu diesen Meßwertspeicherstufen gehörenden RS-Speichers verbunden. Die Rücksetzausgänge der RS-Speicher sind nicht nur mit dem Setzeingang der angeordneten Meßwertspeicherstufe und mit dem Rücksetzeingang der jeweils zuvor angeordneten Meßwertspeicherstufe, sondern auch mit dem Setzeingang der zuvor angeordneten und mit dem Rücksetzeingang dieser abermals vorgeordneten Meßwertspeicherstufe verbunden. Der Rücksetzausgang jeder η · 2ten Meßwertspeicherstufe hat eine Verbindung mit einem Rücksetzeingang der davor angeordneten Meßwertspeicherstufe.

Ausführungsbeispiel

Die Erfindung soll an Hand eines Ausführungsbeispiels näher erläutert werden. Die zugehörige Zeichnung zeigt die Schaltungsanordnung der Meßwertspeichersteuerung eines fünfstufigen Meßwertspeichers.

Der Vorteil der vorgeschlagenen Meßwertspeichersteuerung besteht darin, daß der Bauelementeaufwand gesenkt und der Platzbedarf des Meßwertspeichers verringert wird. Durch die Erfindung war es möglich, einen 12-bit-AD-ümsetzer auf zwei Karteneinschüben unterzubringen.

Die Schaltung besteht aus fünf Meßwertspeicherstufen 5 bis 9 und zwei RS-Speichern 10, 11. Sie ist durch Hinzufügen einer oder mehrerer Gruppen von zwei Meßwertspeicherstufen und eines RS-Speichers in der angedeuteten Richtung erweiterbar. Die Meßwertspeicherstufen 5 bis 9 bestehen aus Master-Slave-Speichern, deren Setz- und Rücksetzeingänge aus jeweils drei konjunktiv verknüpften Eingängen bestehen. Aus zwei miteinander verbundenen NAND-Stufen sind die RS-Speicher 10, 11 aufgebaut. Sämtliche Speicher 5 bis 11 werden durch ein Signal am Löscheingang formiert. Die Meßwertspeicherstufen 5 bis 9 sind über dem Takteingang 3 alle mit einer Taktfrequenz verbunden. Bei einem L/O-Sprung der Taktfrequenz wird in jeder Meßwertspeicherstufe 5 bis 9 die Information des Masterteiles in den Slaveteil überschrieben. Durch Anlegen eines L-Signals am Starteingang 1 und einem folgenden L/O-Sprung der Taktfrequenz wird der erste Meßwertspeicher 5 gesetzt. Ober dem Meßwertspeicherausgang 12 wird über nichtdargestellte Schalter die Meßspannung über einen Widerstand bestimmter Größe mit einer konstanten Spannung verbunden. Ein Nullindikator hat während der O-Phase des Taktes Zeit, sich auf eine neue Aussage einzustellen. Trat bereits durch das Zuschalten dieses Widerstandes eine Überkompensation der Meßspannung auf, dann gibt der Nullindikatoreingang 4 durch L-Signal einen Löschbefehl an die erste Meßwertspeicherstufe 5 (die beiden anderen Eingänge der Konjunktion führen seit der Löschphase L-Signal). Liegt eine Unterkompensation vor, dann erscheint am Nullindikatoreingang ein O-Signal und die erste Meßwertspeicherstufe erhält keinen Löschbefehl. Da der Starteingang während der weiteren Signalverarbeitung O-Signal führt, wird mit dem folgenden L/O-Sprung des Taktes die erste Meßwertspeicherstufe 5 nach der Nullindikatorentscheidung gesetzt und die zweite Meßwertspeicherstufe 6 gesetzt. Dies löst einen bereits beschriebenen Vorgang über den MeßwertSpeicherausgang 13 aus. Der Rücksetzausgang der zweiten Meßwertspeicherstufe 6 tort mittels O-Signal den Rücksetzeingang der ersten Meßwertspeicherstufe 5 zu, so daß die Signalbelegung des Nullindikatoreingangs 4 sich auf die erste Meßwertspeicherstufe 5 nicht auswirken kann.

Jeder weitere L/O-Sprung des Takteinganges 3 setzt wie bei einem Schieberegister eine weitere Meßwertspeicherstufe und löst über die Meßwertspeicherausgänge 14, 15 die weitere Kompensation der Meßspannung aus. Der dritte L/O-Sprung des Takteinganges 3 setzt den ersten RS-Speicher 10, wodurch für den gesamten Umsetzvorgang ein abermaliges Setzen der zweiten und dritten Meßwertspeicherstufe 6, 7 und ein Rücksetzen der ersten und zweiten Meßwertspeicherstufe 5, б verhindert wird. Sämtliche Meßwertspeicherstufen 5 bis 9 werden jeweils nach einem L/O-Sprung des Taktes hintereinander gesetzt. In der folgenden O- und L-Phase des Taktes entscheidet der Nullindikator über den Speicherzustand der gerade gesetzten Meßwertspeicherstufe 5 bis 9. Nach einem erneuten L/O-Sprung des Taktes wird durch zusätzliche in der Zeichnung aufgezeigte Leitungsverbindungen ein erneutes Verändern des Speicherzustandes der betreffenden Meßwertspeicherstufe 5 bis 9 verhindert. Dazu werden auch die aufgezeigten RS-Speicher 10, 11 benötigt. Der beschriebene Vorgang setzt sich fort, bis die letzte Meßwertspeicherstufe 9 ihren endgültigen Stand erreicht hat. Hierbei ist der Meßwertspeicher mit fünf Meßwertspeicherstufen 5 bis 9 nur als Beispiel anzusehen, er kann nach Belieben erweitert werden. Die Stellung der Meßwertspeicherstufen 5 bis ist nach Beendigung der Umsetzung ein Ausdruck für die Höhe der anliegenden analogen Meßspannung in digitaler Form.

Claims (1)

1. Erfindungsanspruch

   Schaltungsanordnung einer Meßwertspeichersteuerung für einen als Stufenkompensator nach dem Stromsummationsprinzip arbeitenden AD-Umsetzer, bei dem durch einen Takt eine Speicherkette nacheinander gesetzt wird und jeder Speicher innerhalb des Taktes, durch den er gesetzt wurde, in Abhängigkeit von einer Nullindikatorentscheidung seinen gesetzten Zustand beibehält oder zurückgesetzt wird, wobei jeweils ein Setzausgang der in beliebiger Anzahl hintereinander angeordneten Meßwertspeicherstufen mit dem Setzeingang der nächstfolgenden Meßwertspeicherstufe und Rücksetzausgänge der Meßwertspeicherstufen mit Setzeingängen von RS-Speichern verbunden sind, wobei der Rücksetzausgang der RS-Speicher mit dem Setzeingang der zugeordneten Meßwertspeicherstufe und mit dem Rücksetzeingang der jeweils davor angeordneten Meßwertspeicherstufe verbunden ist, nach Patent 103 536, dadurch gekennzeichnet, daß der Rücksetzausgang nur jeder dritten, fünften, siebenten, neunten usw. Meßwertspeicherstufe (7; 9) mit dem Setzeingang des jeweils nur zu diesen Meßwertspeicherstufen (7; 9) gehörenden RS-Speichern (10; 11), der Rücksetzausgang der RS-Speicher (10; 11) weiterhin noch mit einem Setzeingang der davor angeordneten und mit dem Rücksetzeingang einer abermals dieser vorgelagerten Meßwertspeicherstufe (5 bis 9) und daß der Rücksetzausgang jeder η · 2ten Meßwertspeicherstufe (6; 8) mit einem Rücksetzeingang der davor angeordneten Meßwertspeicherstufe (5; 7; 9) verbunden ist.

   Hierzu 1 Seite Zeichnung