DD157372A5 - Mikroprozessorsystem - Google Patents

Abstract

Ziel und Aufgabe der Erfindung bestehen darin, ein Mikroprozessorsystem zu schaffen, bei dem der Speichergebietsanspruch und die Laufzeit der Programme minimal sind, und das zur gleichen Zeit das Laufen der Programme, die fuer bekannte Systeme geschrieben wurden, ohne Veraenderungen ermoeglicht. Das erfindungsgemaesse Mikroprozessorsystem enthaelt eine Kombinationslogikschaltung, die fuenf Eingaenge und zwei Ausgaenge aufweist. Wenigstens eine ausgewaehlte Ausgangsadressbuslinie des Mikroprozessors ist mit dem ersten Eingang der Kombinationslogikschaltung verbunden, dessen Steuerausgang fuer Speicherlesen mit dem zweiten Eingang der Kombinationslogikschaltung und dem Steuereingang fuer Lesen des Speichers, dessen Steuerausgang fuer Speicherschreiben mit dem dritten Eingang der Kombinationslogikschaltung und dem Steuereingang fuer Schreiben des Speichers, dessen Steuerausgang fuer Peripherielesen mit dem vierten Eingang der Kombinationslogikschaltung, dessen Steuerausgang fuer Peripherieschreiben mit dem fuenften Eingang der Kombinationslogikschaltung verbunden sind. Der erste Ausgang der Kombinationslogikschaltung ist mit dem Steuereingang fuer Lesen der Peripherieeinheit, deren zweiter Ausgang mit dem Steuereingang fuer Schreiben der Peripherieeinheit verbunden.

Description

227031 1 -<-.

Berlin, den 27.4.1981 58 634/13

Mikroprozessorsyst em

Anwendungsgebiet aer Erfindung

Die Erfindung betrifft ein Mikroprozessorsystem, das einen Steuerausgänge für Speicherlesen, Speicherschrsiben, Peripherielesen und Peripherieschreiben aufweisenden Prozessor enthältj der die Zentralprozesaoreinheit bildet» und das eine Speichereinheit und eine Peripherieeinheit enthält, die Steuereingänge für lesen und Schreiben aufweisen und an den Mikroprozessor über Datenbus-, Adressbus·· und Steuerbuslinien angeschlossen sind.

Charakteristik der bekannten technischen Lösungen

Ein solches Mikroprozessorsystem ist zum Beispiel in üen Figuren 3 bis-9, Seiten 3 bis 8 йев Buches ¹¹IIIEEb 8080 Microcomputer Systems User's Manual", TToI. 9. 1975 zu sehen.

In dieser Lösung sind die Speicherlese-, Speicherschreib·.., Peripherielese- und Peripherieschreibausgänge des Mikroprozessors an die Lese- und Schreibeeingänge der Speicher und der Peripherieeinheiten angeschlossen« Der Mikroprozessor behandelt die Peripherieeinheiten mit Hilfe von Peripheriehandlerbefehlen, die ausdrücklich zu diesem Zweclc dienen« Diese Lösung hat den Nachteil, daß die Peripherieeinheiten, die dieselbe Aufgabe, aberim System notwendigerweise verschiedene Adressen haben, mit demselben Programm nicht behandelt werden können, da sich ein Peripheriehandlerbefehl nur auf eine Peripherieadresse berufen kann. Infolgedessen müssen die Programme multipliziert werden. Bin weiterer Hachteil ist, daß die. Datenübertragung ausschließlich über ein spezielles Register, das heißt über das Akkumulatorregister

22703

27.4.1981 58 634/13

des Mikroprozessors,, ausgeführt'werden kann«.

Die Verfasser der obenerwähnten Publikation vrollten diese liachteile'mit einem System gemäß der Figuren 3 bis 10.Seiten 3 bis 9, beseitigen, in dieser Lösung werden die Peripherieeinheiten nicht durch die- Peripherielese- und Peripherieschreibeausgänge des Mikroprozessors, sondern durch die mit der höchstwertigen Adreßlinie in einer MD-Gatterachaltung verbundenen Speicherlese»; und Spelcherschreiba'usgänge ausgewählt» In solcher Weise können die 'Peripherieeinheiten im System als Speicherzellen adressiert werden, und im Programm sollen diese Peripherieeinheiten auf die Speicherzellenadressen berufend behandelt werden« Ein Hachteil dieser Lösung liegt darin, daß auch dann die Speicherreferenzbefehle, die größere Speichergebiete beanspruchen und längere AusfUhrungs« .zeit benötigen, angewendet werden müssen, wenn diese nicht nötig wären, zum Beispiel, wenn solche Peripherieeinheiten zu behandeln sind, die im System eigenartig sind« Ein weiterer liachteil dieser Lösung liegt darin, daß die Peripheriehand« lerbefehle des Mikroprozessors überhaupt nicht angewendet werden können, во die diese Peripheriehandlerbefehle enthaltenden Programme, die bisher schon in einer größeren Zahl entwickelt wurden, ohne Veränderungen nicht angewendet werden können. Diese Nachteile beschränken die Anwendbarkeit dieser. Systeme in großem Maße und verringern ihre Anwendungsgebiete.

Ziel der Erfindung

Das Ziel der Erfindung ist die Beseitigung dieser liachteile.

Darlegung des Wesens der Erfindung

Die Aufgabe der Erfindung ist die Realisierung eines Mikro-' prozeseorsysteins, bei dem der Speicbergebietsanspruch und die

227 03 1 V

. -3- 27.4.1981 .

58 634/13

Laufzeit der Programme minimal sind, und das. zur gleichen Zeit das Laufen der Programme, die für bekannte Systeme geschrieben wurden, ohne Veränderungen ermöglicht.

Die Aufgabe wird dadurch gelb'st, daß das Mikroprozessorsystem einen Mikroprozessor, der die Zentralprozessoreinheit bildet und Steueratiagänge für Speicherlesen, Speicherschreiben, Peripherielasen und Peripherieschreiben aufweist, ferner eine Peripherieeinheit und einen Speicher, aie je einen Steuereingang für Lesen und Schreiben aufweisen, enthält, die an den Mikroprozessor über Datenbus-, Adreßbus- und Steuerbuslinien angeschlossen sind. Das Mikroprozessorsystem enthält auch eine erste Kombinationslogikschaltung, die einen ersten, zweiten, dritten, vierten und fünften Eingang und einen ersten und zweiten Ausgang aufweist. Der Steuerausgang fur Speicherlesen des Mikroprozessores ist mit dem zweiten Eingang der ersten Kombinationslogikschaltung und dem Steuereingang fur Lesen des Speichers verbunden. Der Steuerausgang für Speicherschreiben des Mikroprozessors ist mit dem dritten Eingang der ersten Kombinationslogikschaltung und dem Steuereingang für Schreiben des Speichers verbunden. Der' Steuerausgang für Peripherielesen aes Mikroprozessores ist mit dem vierten Eingang der ersten Kombinationslogikschaltung und dessen Steuerausgang für Peripherieschreiben mit dem fünften Eingang der ersten« Kombinationslogikschaltung verbunden. Wenigstens eine ausgewählte Adreßbuslinie unter den Ausgangsadreßbuslinien des Mikroprozessors ist mit dem ersten Eingang der ersten Kombinationslogikschaltung verbunden. Der erste Ausgang der ersten Kombinationslogikschaltung ist mit dem Steuereingang fur Lesen der Peripherieeinheit· und deren zweiter Ausgang ist mit dem Steuereingang für Schreiben der Peripherieeinheit verr bunden. Die erste Kombinationslogikschaltung ist in bekannter Weise so ausgeführt, daß im Falle von logischem "l'/ahrheits"-Zustand des ersten Einganges der logische Zustand des ersten

22703 1 1

Ausganges mit der logischen OBBR-Relation der Zustände des zweiten und vierten Einganges, der logische Zustand des zweiten Ausganges mit der logischen ODER-Relation der Zustände des dritten und fünften Einganges Übereinstimmen» ¹Im Falle des logischen "Palscb^-Zuatandes stimmt der logische Zustand des ersten Ausganges mit dem logischen Sustand des fünften Einganges Überein.

Gemäß einer vorteilhaften.Ausführungsform weist das Mikroprozessorsystem eine zweite Kombinationslogikschaltung auf, die einen ersten_s zweiten und dritten Eingang und einen ersten .und zweiten Ausgang aufweist, wobei deren erster Singang mit wenigstens einer ausgewählten Adreßbuslinie unter den Ausgangsadreßbuslinien des Mikroprozessors, deren zweiter Eingang mit dem Steuerausgang für Speicherlesen des Mikroprozessors, deren dritter Eingang mit dem Steuerausgaiig für Speicherschreiben, des Mikroprozessors, deren erster Ausgang mit dem Steuereingang für Lesen des Speichers und deren zweiter Ausgang mit dem Steuereingang für Schreiben des Speichers verbunden sind. Die zweite Kombinationslogikschaltung ist - in gleicher bekannter Weise' - so ausgeführt, daß im falle von logischem "M-sch^-Zustand des ersten Einganges der logische Zustand des ersten Ausganges mit dem logischen Zustand des zweiten·Hinganges, der logische Zustand des zweiten Ausganges mit dem logischen Zustand des dritten Einganges übereinstimmen* Im EaIle von logischem "Wahrheits"-Zustand des ersten Einganges sind die logischen 3ustände des ersten und sweiten Ausganges unabhängig von den logischen Zuständen der Signale an den zweiten und dritten Eingängen logisch "Palsch".

Йаз erfindungsgemäße Mikroprozessorsystem ermöglicht, daß die Datenübertragung zwischen dem Mikroprozessor, und den Peripherieeinheiten irgendwann während des Programmablaufes entweder in gewöhnlicher Weise oder derart ausgeführt werden

7031 Ί

-5- · · 27.4И 981 " · ' 58 634/13

kann,' daß die Peripherieeinheiten als Speicher benutzt werden. Auf diese Weise kann eine optimale Programmlaufzeit und eine optimale Speichergebietsbelegung erreicht werden.

Die erfindupgsgemäße Lösung ermöglicht die Anwendung der Pro-. gramme, die: fur bekannte Systeme geschrieben wurden. Gleichseitig ist eine elastischere Programmierung als bisher gesichert, folglich sind die spezifischen Kosten kleiner.

Ausführungsbeispiel ^:

Im folgenden wird die Erfindung anhand eines Ausführungsbeispieles und der beiliegenden Zeichnung näher erläutert, die das Blockdiagramm des Mikroprozessorsystems veranschaulicht. .

Das gezeigte System weist einen Mikroprozessor 1, einen Speicher 2 und eine Peripherieeinheit 3 auf. Der Einfachheit halber sind sowqhl der Speicher 2 als auch die Peripherieeinheit 3 als einzige Einheiten gezeigt. In der Praxis bestehen diese natürlich aus mehreren (im allgemeinen aus einer großen Zahl von) Einheiten, was aber das Wesen des erfindungsgemäßen Systemes nicht berührt.

Der Mikroprozessor 1 ist mit Datenbuslinien 11 versehen,, die mit den Datenbuslinien 21 des Speichers 2 und mit den Datenbus linien 31 der .Peripherieeinheit 3 verbunden sind. Zur gleichen Zeit ist der Mikroprozessor 1 mit Ausgangsadreßbuslinien 12 versehen, die mit den Adreßbuslinien-22 des Speichers 2 und den Eingangsadreßbuslinien 32 der Peripherieeinheit 3 verbunden sind.

Unter den Ausgangsadreßbuslinien 12 des iiikroprozessores 1 ist eine beliebige Adreßbuslinie 13 mit dem ersten Eingang лот. enntsn Knmbinationslosikechaltung' 4 und dem ersten Ein-*

22703 1 1

-6- 27.4.1981

.58 634/13

gang 53 der zweiten' Kombinationslogikschaltung 5 verbunden.

Der Mikroprozessor 1 ist mit eiaera Steuerausgang J5 für Speichersehreiben, einem Sfceuerausgang 14 für Speicherlesen, einem Steuerausgang 16' für Peripherielesen und einem Steuerausgang 17 für Peripheriesohreiben versehen,, Diese Steuerausgänge gehören zu den Steuerbuslinien des Mikroprozessors 1, des Speichers 2 der Peripnerieeinheit 3, der ersten Kombinationslogikschaltung 4 und der zweiten Kombi-. nationslogilcsehaltung 5. Der Steuerausgäng 14 für Speicherlesen ist an den Eingang 56 der zweiten Kombinationslogikschaltung 5 und den zweiten Eingang 44 der ersten Kombinationsuogilcschaltung 4 angeschlossene Der Steuerausgang 15 für Speicherachreiben ist mit dem dritten Eingang 57 der zweiten Kombinationslogikschaltung 5 und dem dritten Eingang .45 der ersten Koiabinationslogikschaltung 4 verbunden. Der Steuerauagang 16 für Peripherielesen ist an den vierten Eingang 48 der ersten KombinationBlogikschaltung und den Steuerausgang 17 für Peripherieschreiben an den fünften Eingang 49 der ersten Kombinationslogikschaltung 4 angeschlossen. Der Aufbau des Mikroprozessors 1 ist so, daß unter dessen Ausgängen 14, 15> 16, 17 zur gleichen Z_eit nur ein einziger Ausgang im logischen "Wahrheits"-Zustand sein kann.

Der Speicher 2 ist mit einem Steuereingang 24 für besen und einem Steuereingang 25 für Schreiben versehen« Der Eingang 24 ist mit dam ersten Ausgang 54 der zweiten Kombinationsloglkschaltung 5, und der Steuereingang 25 fur Schreiben mit dem zweiten Ausgang 55 der zweiten Kombinationslogiicschaltung 5 verbunden,

Die Peripherieeinheil; 3 ist mit einem Steuereingang 36 für Lesen und einem Steuereingahg 37 für Schreiben versehen.

227031 Ί

-7-- ' 27.4.1981

58 634/13

Der Steuereingang 36 fUr besen ist an den ersten Ausgang ' 46 der ersten Kombinätionslogikschaitung 4, und der Steuereingang 37 für Schreiben an den zweiten Ausgang 47 der ersten Kombinationslogikschaltung 4 angeschaltet.

ί Die Neuheit, des erfindungsgemäßen Mikroprozessorsystems liegt in der Anwendimg der ersten Kombinationslogilcschaltung

4 und der zweiten Kombinationslogikschaltung 5» beziehungsweise in der AusführUngsform der Verbindungen mit dem Mikroprozessor 1, dem Speicher 2 und der Peripherieeinheit 3.

In dem Beispiel geht die Datenübertragung im Mikroprozessorsystem in herkömmlicher Weise Über die Datenbuslinien 11,

21 und 31 hervor, und äie Zustände der Adreßbuslinien 12,

22 und 32 bestimmen auch in herkömmlicher Weise die numerischen Verteilerbezeichnungen der Elemente das Systemes, daß heißt deren Adresse.

Das Wesen der Erfindung liegt im folgenden:

Der logische "Wahrheits"~Zustand der ausgewählten Ausgangsadreßbuslinie 13 des Mikroprozessors 1 bewirkt das Nichterscheinen der Signale des zweiten Einganges 56 und des dritten Einganges 57 der zweiten Kombinationslogikschaltung

5 an deren ersten Ausgang 54 und an deren zweiten-Ausgang

55 über den ersten Eingang 53 der zweiten Kombinat ionslogik-, schaltung 5, wobei dieselbe ausgewählte Ausgangsadreßbuslinie 13 über den ersten Eingang 43 der ersten Kombinationslogikschaltung 4 das Auftreten der Signale der zweiten und dritten Eingänge 44.bsw. 45 an die ersten und zweiten Ausgänge 46 bzw. 47 zuläßt.

227031 1

-8- 27,4.1981

58 634/13

Die Signale des zweiten Eingangs 48 und des.fünften Eingangs 49 der ersten Kombinationslogiksehaltung 4 erscheinen unabhängig von dem logischen Zustand der ausgewählten Adreßbuslinie ТЗ. auf den ersten Ausgang 46 und den zweiten Ausgang 47»

Auf solcher Weise steuert- der Mikroprozessor 1 die Peripherieeinheit 3 so, daß neben den Input/Output-Befehlen die Speicherreferettzbefeiile, die sich auf Adressen, bei denen der logische Zustand der ausgewählten Adreßbuslinie 13 "Wahrheit" ist, .berufen, wirksam sind»

Wenn aber der logische Zustand der ausgewählten Ausgangsadreßbuslinie 13 des Mikroprozessors 1 (und des ersten Einganges 53 der zweiten Kombinationslogikschaltung 5) "Falsch" sind, die Signale der zweiten und dritten Eingänge 56 bzw„~57 der.zweiten Kombinationslogikschaltung 5 auf den ersten und aweiten Ausgängen 54 baw„ 55 erscheinen, wobei dieselbe ausgewählte Adreßbuslinie 13 über den ersten Eingang 43 der ersten'Koiabinationsloglkrsettaltung 4 die Erscheinung der Signale der aweiten und dritten Eingänge bzw» 45 auf den ersten und zweiten Ausgängen 46 bzw« 47 abweist«, Auf solche V/eise ist das System auch für den bekannten Ablauf der Datenübertragung zwischen dem Mikroprozessor 1 und dem Speicher 2'beaiehungsweise der Peripherieeinheit 3 geeignet*

Claims (1)

1. 22703 1 Ί

   -9- . . 27.4.1981

   58 634/13

   Erfindunffsanspruch

   1, Mikroprozessorsystem, das einen Steuerausgänge für Speicherlesen, Speicherschreiben, Peripherielesen und Peripherieschreiben aufweisenden Mikroprozessor enthält, der die Zentralprozessoreinheit bildet, und das einen Speicher und eine Peripherieeinheit enthält, die mit Steuereingängen für Lesen und Schreiben versehen und an den Mikroprozessor über Datenbus-, Adreßbus- und Steuerbuslinien angeschlossen sind, gekennzeichnet dadurch, daß eine erste Kombinationslogikschaltung enthält, die einen ersten,, zweiten, dritten, vierten und fünften Eingang (43, 44, 45, 48 und 49), und einen ersten und zweiten Ausgang (46, 47) aufweist, daß der Steuerausgang (I4) für Speicherlesen des Mikroprozessors (1) mit dem zweiten Eingang (44) der ersten Kombinationslogikschaltung (4) und dem Steuereingang (24) für lesen des Speichers (2), der Steuerausgang (15) für Speicherlesen des Mikroprozessors (1) mit dem dritten Eingang (45) der ersten Kombinationslogikschaltung (4) und dem Steuereingang (25) für Schreiben des Speichers (2), der Steuerausgang (16) für Peripherielesen des Mikroprozessors (1) mit dem vierten Eingang (48) der ersten Kombinationslogiksohaltung (4), dessen Steuerausgang (17) für Peripherieschreiben mit dem fünften Eingang (49) der ersten Kombinationslogikschaltung (4) verbunden sind, daß . *-wenigstens eine ausgewählte Adreßbuslinie (13) unter den

   . Ausgangsadreßbuslinien (12) des Mikroprozessors (1) mit dem ersten Eingang (43) der ersten Kombinationslogik-

   , schaltung (4) verbunden ist, daß der erste Ausgang (46) der ersten Kombinationslogikschaltung (4) mit dem Steuereingang (36) für lesen der Peripherieeinheit (3) und deren zweiter Ausgang (47) mit dem Steuereingang (37) für Schreiben der Peripherieeinheit (3) verbunden sind 'und die erste Kombinatlonslogilcschaitung (4) in bekannter Weise so ausgeführt ist, daß im Falle von logischem

   0 3.1 1

   -10- 27.4.1981

   .58 634/13

   "Yv^rahrheits"-Zustand des ersten Ausganges (46) mit der logischen ODSR-Relation der Zustände der zweiten und vierten Eingänge (44 bzw. 48), der logische Zustand des zweiten Ausganges (47) mit der logischen OJDER-Relation der Zustände der dritten und vierten Eingänge übereinstimmen, und im Jalle von logischem "Falsoh"-Zustand des ersten Einganges (43) der logische Zustand des ersten Ausganges (46) mit dem logischen Zustand des vierten Einganges (48), der logische Zustand des zweiten Ausganges .mit dem logischen Zustand des fünften Einganges (48) übereinstimmen.

   2_e Mikroprozessorsystem nach Punkt 1, gekennzeichnet dadurch, . daß eine zweite Kombinationslogikschaltung (5) enthalten ist, die einen ersten, zweiten und dritten Eingang . (53, 56 und 57) und einen ersten Und zweiten Ausgang (54, 55) aufweist, daß der erste Eingang mit wenigstens einer ausgewählten Adreßbuslinie (13) unter den Aüsgangsadreßbuslinien (12) des Mikroprozessors (1), deren zweiter Eingang (5-6) mit dem Steuerausgang (14) für Speicherlesen des Mikroprozessors (1), deren dritter Eingang (57) mit dem Steuerausgang (15) für Speicherschreiben des Mikroprozessors (1), deren erster Ausgang (54) mit dem Steuereingang (24) für Lesen des Speichers (2), deren zweiter Ausgang (55) mit dem Steuereingang (25)

   ._t für Schreiben des Speichers (2) verbunden sind und die zweite Kombinationslogikschaltung in bekannter Weise so ausgeführt ist, daß im Falle von logischem "Falsch"-ZUstand des ersten Einganges (53) der logische Zustand des ersten Ausganges (54) mit dem logischen Zustand des zweiten Einganges (56),. der logische Zustand des zweiten Ausganges (55) mit dem logischen Zustand des dritten Ein-

   03 1 T

   -11- 27.4.1981

   . 58 634/13

   ganges (57) ubsreinstimmen, und im ialle von logischem' "Wahrheif-Zustand des ersten Einganges (53) die logischen Zustände des ersten und zweiten Ausganges unabhängig von den logischen Zuständen der Signale an den zweiten und dritten Eingang logische "Palsch" sindi

   Hierzu 4 Seite Zeichnung