DD205310B1 - Schutzschaltungsanordnung zum selbsttaetigen abschalten bei ueberstrom in schaltnetzteilen - Google Patents

Description

Darlegung des Wesens der Erfindung

Die Erfindung hat die Aufgabe, eine Schaltungsanordnung zum selbsttätigen Abschalten bei Überstrom in Schaltnetzteilen ohne eine zusätzliche Laststromuberwachungsemheit und ohne Auswertung von den normalen Betriebsablauf nicht beeinflussenden kurzzeitigen Lastspitzen und Storimpulsen zu schaffen

Das Wesen der Erfindung besteht darm, daß zur Erzeugung eines Fehlersignales fur die Regiereinheit der Ausgang der Sattigungsschutzeinheit zusatzlich zum ersten Eingang eines NAND-Gatters gefuhrt ist Der Ausgang dieses NAND-Gatters ist als Open-Collector ausgebildet und über ihn besteht eine wechselseitige Verbindung einer Eingangspegelreduziereinheit Eingangsseitig liegt die Eingangspegelreduziereinheit an einer Hilfsgleichspannung und ausgangsseitig am ersten Eingang der Regiereinheit Der Ausgang der Regiereinheit ist über eine Verzogerungseinheit an den zweiten Eingang des NAND-Gatters angeschlossen

Vorteilhafterweise ist der Ausgang des NAND-Gatters über einen zweiten Widerstand sowohl mit der über einen ersten Widerstand an die Hilfsgleichspannung angeschlossenen ersten Eingang der Regiereinheit als auch über einen ersten Kondensator mit dem Massepotential verbunden

Der Ausgang der Regiereinheit ist über einen dritten Widerstand sowohl zum zweiten Eingang des NAND-Gatters als auch über einen zweiten Kondensatorzum Massepotential gefuhrt

Ausfuhrungsbeispiel

Die Erfindung soll nachstehend an einem Ausfuhrungsbeispiel naher erläutert werden In den zugehörigen Zeichnungen zeigen

Fig 1 ein Blockschaltbild des Schaltnetzteiles

Fig 2 eine Schaltungsanordnung gemäß Fig 1 mit vorteilhafter Ausgestaltung

In Fig 1 ist ein Blockschaltbild eines Schaltnetzteiles mit der erfindungsgemaßen Schutzschaltung dargestellt Eine Regiereinheit RE, die mit ihrem ersten Eingang REE1 über eine Eingangspegelreduziereinheit EPR an eine Gleichstromhilfsspannung GHS angeschlossen ist, ist ausgangsseitig mit einer Treibereinheit TRE verbunden Der Ausgang dieser Treibereinheit TRE ist auf einen Leistungsschalttransistor LST gefuhrt, der an den einen Eingang UTE 1 eines Übertragers UT angeschlossen ist, wahrend dessen anderer Eingang UTE2 mit der gleichgerichteten Netzspannung GNS verbunden ist An dem einen Ausgang UTA1 des Übertragers UT liegen eine Sattigungsschutzeinheit SEE und über eine Gleichrichtereinheit mit Siebkette GMS an dem anderen Ausgang UTA2 eine Last LA Zum Schutz des Leistungsschalttransistors LST ist weiterhin zwischen dessen Ausgang und dem Eingang der Treibereinheit TRE eine Entsattigungserkennungseinheit EEE angeordnet Zur Erzeugung eines Fehlersignals bei Überströmen sind der Ausgang REA der Regiereinheit RE über eine Verzogerungseinheit VZE und die Sattigungsschutzeinheit SEE auf ein NAND-Gatter NG gefuhrt Der Ausgang NGA dieses NAND-Gatters NG ist als Open-collektor ausgebildet und wechselweise mit der Eingangspegelreduziereinheit EPR verbunden Weitere direkte Ruckkopplungsverbindungen bestehen sowohl zwischen dem Ausgang der Sattigungsschutzeinheit SSE und dem zweiten Eingang REE 2 der Regiereinheit RE als auch zwischen dem Ausgang der Gleichrichtereinheit mit Siebkette GES und dem dritten Eingang REE3 der Regiereinheit RE Eine vorteilhafte Ausgestaltung von einzelnen Baugruppen dieser Schaltungsanordnung ist in Fig 2 dargestellt Fig 2 Die Gleichstromhifsspannung GHS liegt über einen ersten Widerstand R 1 sowohl am ersten Eingang REE1 der Regiereinheit RE an, über einen ersten Kondensator C1 am Massepotential MPaIs auch über einen zweiten Widerstand R 2 am Ausgang NGA des NAND-Gatters NG an Dier Ausgang REA der Regelemheit RE ist über einen dritten Widerstand R3 mit dem zweiten Eingang NGE2 des NAND-Gatters NG und über einen mit dem dritten Widerstand R3 in Reihe geschalteten zweiten Kondensator C2 mit dem Massepotential MP verbunden Zum Zuschalten der gleichgerichteten Netzspannung GNS an die erste Wicklung T1 des Übertragers UT liegt zwischen dieser, der Treibereinheit TRE und dem Massepotential MP der Leistungsschalttransistor LST, wobei vom Anschlußpunkt an die Wicklung T1 des Übertragers UT eine erste Diode D1 zur Treibereinheit TRE gefuhrt ist An das eine Ende der dritten Wicklung T3 des Übertragers UT ist das eine Ende eines seriell mit einer am Massepotential MP liegenden zweiten Diode D 2 verbundenen vierten Widerstandes R 4 angeschlossen wobei zwischen diesem Widerstand R4 und diese Diode D2 eine Signalleitung zum ersten Eingang NGE1 des NAND-Gatters NG und zum zweiten Eingang REE 2 der Regiereinheit RE beginnt Das andere Ende der dritten Wicklung T3 ist gemeinsam mit den Enden der zweiten Wicklung T2 des Übertragers UT zu der Gleichrichtereinheit mit Siebkette GES gefuhrt, die aus einer vierten und fünften Diode D4, D5 der Drossel L und einem dritten, am Massepotential MP liegenden Kondensator C3 besteht An den Ausgang dieser Gleichrichtereinheit mit Siebkette GES ist eine den Strom LS erzeugende Last LA angeschlossen Die am Ausgang der Gleichrichtereinheit GES vorhandene Spannung wird zum dritten Eingang REE3 der Regiereinheit RE zurückgeführt Weiterhin ist eine vierte Wicklung T4 des Übertragers UT über eine dritte Diode D3 mit dem Massepotential MP und der gleichgerichteten Netzspannung GNS verbunden Die erfindungsgemaße Schaltungsanordnung arbeitet auf folgende Weise

Die Reglereinheit RE liefert an ihrem Ausgang REA eine Impulsfolge konstanter Frequenz, mit der über die Treibereinheit TRE der Leistungsschalttransistor LST angesteuert wird

Mittels des Leistungsschalttransistors LST wird entsprechend der Taktung durch die Impulsfolge am Ausgang REA der Regelemheit RE die Gleichspannung GHS an die erste Wicklung T1 des Übertragers UT angelegt In Abhängigkeit davon und vom Übersetzungsverhältnis der Wicklungen T1, T2 des Übertragers UT stellt sich nach entsprechender Gleichrichtung in der Gleichrichtereinheit mit Siebkette GES die Ausgangsspannung AS ein Durch eine Rückführung dieser Ausgangsspannung AS zur Regeleinheit RE wird das Tastverhältnis der Impulsfolge am Ausgang der Regelemheit RE eingestellt Zum Schutz des Leistungsschalttransistors LST ist eine Entsattigungserkennungseinheit EEE vorgesehen, die mittels der ersten Diode D1 eine durch zu geringe Ansteuerleistung seitens der Treibereinheit TRE oder zu hohen Kollektorstrom aufgrund einer Überlast hervorgerufene Entsattigung des Leistungsschalttransistors LST im leitenden Zustand erkennt und bereits vordem Ende des aus der Regiereinheit RE kommenden Ansteuerimpulses den Leistungsschalttransistor LST zwecks Vermeidung seiner Zerstörung

abschaltet Nach dem Ausschalten des Leistungsschalttransistors LST wird der Kern des Übertragers UT mittels der vierten Wicklung T4 und der dritten Diode D3 entmagnetisiert Wahrend dieser Zeit wird aus dem Übertrager UT eine an der dritten Wicklung T3 vorhandene und durch den sich in der Sattigungsschutzschaltung SSE befindlichen vierten Widerstand R4 und die zweite Diode begrenzte positive Spannung PS dem zweiten Eingang REE 2 der Reglereinheit RE zugeführt Solange diese Spanne PS einen bestimmten Schwellwert nicht unterschreitet, liefert die Regiereinheit RE keine neuen Ausgangsimpulse Zusätzlich wird das Ausgangssignal der Sattigungsschutzeinheit SSE dem einen Eingang NGE1 des NAND-Gatters NG zugeführt, wobei an dessen zweiten Eingang NGE2 die Impulsfolge vom Ausgang REA der Regiereinheit RE anliegt Auf diese Weise hat bei einem eingeschalteten Leistungsschalttransistor LST der erste Eingang NGE1 L-Potential und der zweite Eingang NGE2 Η-Potential Im Falle eines hohen Laststromes LS wird durch die Entsattigungserkennungsemheit EEE der Leistungsschalttransistor LST noch vor dem Ende des von der Regiereinheit RE erzeugten Ansteuerimpulses abgeschaltet Danach liegt am ersten Eingang NGE1 des NAND-Gatters NG ebenfalls Η-Potential, und der Ausgang NGA schaltet auf L-Potential um Gleichzeitig wird der zweite Eingang REE 2 der Regeleinheit RE mit Η-Potential belegt, und nach einer schaltkreisinternen Laufzeit schaltet der Ausgang REA der Regeleinheit RE auf L-Potential um Die aus der Reihenschaltung eines dritten Widerstandes R3 und eines zweiten Kondensators C2 bestehende Verzogerungsemheit VZE verhindert eine plötzliche Potentialanderung am zweiten Eingang NGE2 des NAND-Gattes NG und damit den sofortigen Wechsel an dessen Ausgang NGA auf Η-Potential Am Ausgang des NAND-Gatters NGA erscheint dagegen ein Impuls definierter Breite, und dadurch wird die schaltkreisinterne Laufzeit der Regiereinheit RE verlängert Dieser als Open-Collektor ausgebildete Ausgang NGA des NAND-Gatters NG dient zusammen mit der Emgangspegelreduzieremheit EPR weiterhin dazu, im Uberlastungsfall den Eingangspegel am ersten Reglereingang REE 1 bei jedem Ansteuerimpuls um einen bestimmten Betrag solange abzusenken, bis der an diesem Eingang REE1 notwendige Schwellwert unterschritten ist Dabei wird in der Emgangspegelreduzieremheit EPR zunächst über den ersten Widerstand R1 der erste Kondensator C1 auf den Pegel der gleichgerichteten Hilfsspannung GHS aufgeladen, und danach bei jedem Ansteuerimpuls über den zweiten Widerstand R 2 am Open-Collektor-Ausgang NGA des NAND-Gatters NG um einen definierten Betrag wieder entladen Die Große und Geschwindigkeit des Entladens werden durch eine geeignete wahl der zeitkonstanten des ersten Widerstandes R1 und des ersten Kondensators C1 bzw des zweiten Widerstandes R 2 und des ersten Kondensators C1 festgelegt Nach dem Unterschreiten des Schwellwertes am ersten Eingang REE 1 der Regiereinheit RE werden durch diese Einheit ein Unterdrucken der Impulse an ihrem Ausgang REA, Totzeit und Langsamlauf ausgelost Auf diese Weise wird erst nach einer bestimmten Anzahl von Fehlersignalen die Ansteuenmpulsfolge fur den Leistungsschalttransistor LST unterdruckt Damit beeinflussen nicht störende kurzzeitige Lastspitzen und Storimpulse den normalen Betriebsablauf Durch den Ablauf „lmpulsfolgenunterdruckung"-Totzeit-„Langsamanlauf" wird der maximale Ausgangsstrom AS auf ein vertretbares Maß reduziert

Claims (2)

Erfindungsanspruch:

1 Schaltungsanordnung zum selbsttätigen Abschalten bei Überstrom in Schaltnetzteilen, bestehend aus einer mit einem ersten Eingang versehenen Regiereinheit zum Erzeugen einer Impulsfolge mit konstanter Frequenz fur das Ansteuern eines Leistungsschalttransistors über eine eingangsseitig am Reglerausgang und ausgangsseitig über eine Entsattigungserkennungseinheit am Leistungsschalttransistor angeschlossene Treiberemheit und aus einem primarseitig am Leistungsschalttransistor und an einer gleichgerichteten Netzspannung liegenden Übertrager, dersekundarseitig sowohl über eine Sattigungsschutzeinheit mit dem zweiten Reglereingang als auch über eine Gleichrichteremheit mit Siebkette mit dem dritten Reglereingang und einer Last verbunden ist, gekennzeichnet dadurch, daß zur Erzeugung eines Fehlersignals fur die Regiereinheit (RE) der Ausgang der Sattigungsschutzeinheit (SSE) zusätzlich zum ersten Eingang (NGE 1) eines NAND-Gatters (NG) gefuhrt ist, über dessen als Open-Collektor ausgebildeten Ausgang (NGA) eine wechselseitige Verbindung mit einer eingangsseitig an einer Hilfsgleichspannung (GHS) und ausgangsseitig am ersten Eingang (REE 1) der Regiereinheit (RE) liegenden Eingangspegelreduziereinheit (EPR) besteht, und der Ausgang (REA) der Regiereinheit (REE) über eine Verzogerungseinheit (VZE) an den zweiten Eingang (NGE2) des NAND-Gatters (NG) angeschlossen ist

2 Schaltungsanordnung zum selbsttätigen Abschalten bei Überstrom in Schaltnetzteilen, nach Punkt 1, gekennzeichnet dadurch, daß der Ausgang (NGA) des NAND-Gatters (NG) über einen zweiten Widerstand (R 2) sowohl mit der über einen ersten Widerstand (R 1) an die Hilfsgleichspannung (GHS) angeschlossenen ersten Eingang (REE 1) der Regiereinheit (RGE) als auch über einen ersten Kondensator (C 1) mit dem Massepotential (MP) verbunden ist, und der Ausgang (REA) der Regiereinheit (REE) über einen dritten Widerstand (R 3) sowohl zum zweiten Eingang (NGE2) des NAND-Gatters (NG) als auch über einen zweiten Kondensator (C2) zum Massepotential (MP) gefuhrt ist

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung bezieht sich auf das Gebiet der Elektrotechmk/Elektronik.und ihre Anwendung ist in Schaltnetzteilen fur elektronische Gerate möglich und zweckmäßig

Charakteristik der bekannten technischen Losungen

Bei Schaltnetzteilen ist es notwendig, aus einer vorgegebenen Netzspannung eine oder mehrere in bestimmten Toleranzen gewünschte Ausgangsspannungen zum Betreiben von Lasten zu erzeugen Bekannte nach dem Durchflußwandler-Prinzip arbeitende Schaltnetzteile bestehen grundsatzlicch aus einem Regierbaustein, der eine Impulsfolge konstanter Freqauenz zum Ansteuern eines ausgangsseitig über eine Treiberstufe angeschlossenen SAchalttransistors liefert Mit Hilfe dieses Schalttransistors gelangt die gleichgerichtete Netzspannung an die Primärwicklung eines Übertragers, dessen Übersetzungsverhältnis zusammen mit dem Tastverhältnis der Impulsfolge des Reglers die Große der Ausgangsspannungen des Schaltnetzteiles bestimmen Abweichungen von der geforderten Ausgangsspannung werden durch eine standige Ruckkopplung mit dem Regler verhindert Besonders gefährdet in diesen Schaltnetzteilen ist wahrend des Betriebes der Schalttransistor, wobei durch bekannte schaltungstechnische Maßnahmen ζ B einer Sattigungsschutzeinheit des Übertragers und der Entsattigungserkennungseinheit des Leistungsschalttransistors beim Abweichen von den festgelegten Parametern ein Abschalten des Schalttransistors bzw ein Unterbrechen der Impulsfolge am Ausgang des Regelers erfolgen Aus der DE-OS 2155227 G 05 F 1/58 ist eine Anordnung bekannt, durch die ein Begrenzen des aufgenommenen Stromes bei einer Überlast erreicht wird

In dieser Anordnung wird bei einem Ansteigen des Laststromes auf einen festgelegten Höchstwert durch eine Stromuberwachungsschaltung ein Zeitglied betätigt, das zur Aufrechterhaltung des Schaltbetriebes der Spannungsregelschaltung den Regler mit einer zusätzlichen Spannung beaufschlagt Dadurch wird eine weitere Stromentnahme aus der Eingangsspannungsquelle solange verhindert, bis das Zeitglied keine Spannung mehr abgibt Damit kann die Einschaltfrequenz des Schalters fur die Stromzufuhr in etwa der normalen Arbeitsfrequenz angeglichen werden Weiterhin ist in der DD-PS 150820, H 02 H 3/08, eine Schaltungsanordnung zur Verringerung des Kurzschlußstromes bei Schaltnetzteilen beschrieben Diese Schaltnetzteile sind mit einem integrierten Steuer- und Regelschaltkreis ausgerüstet, der im Falle eines Fehlers die Ausgangsstufe fur mehrere Perioden sperrt Diese dabei benotigte Totzeit wird durch eine aus einem Kondensator bestehende externe Zusatzbeschaltung des Steuer- und Regelschaltkreises erzeugt, wobei diese Totzeit durch eine Ergänzung der vorhandenen Zusatzbeschaltung mittels eines durch ein R-C Glied geschalteten Transistors vergrößert wird Die Beeinflussung des Schaltkreises geschieht dabei über eine Verbindung des Transistors mit dessen Strombegrenzungseingang, infolgedessen im Schaltkreis ein Uberstromsignal simuliert wird

Dabei wird auch bei dieser Losung zur Bereitstellung eines Uberstromsignalesfur den Steuer- und Regelschaltkreis eine externe Zusatzbeschaltung benotigt

Bei den bekannten Losungen ist es deshalb nachteilig, daß das Vorhandensein einer speziellen Laststromuberwachungseinheit zum Erfassen von Fehlern und Erzeugen eines auf die Regeleinheit einwirkenden Signales Des weiteren ist bei derartigen Anordnungen das Ansprechen auf jede kurzzeitige Überlastung unzweckmäßig, weil dadurch eine der Bedeutung des Fehlers unangemessene Reaktion zur Beseitigung des bereits nicht mehr existierenden Fehlers ausgelost wird

Ziel der Erfindung

Ziel der Erfindung ist es, im Falle des Auftretens von Überlastungen den sicheren Schutz eines Schaltnetzteiles und der daran angeschlossenen Baugruppen bei einer minimalen Anzahl von Betriebsunterbrechungen und mit geringem Aufwand zu gewährleisten