DD210147A1 - Cmos-differenzverstaerker - Google Patents

Abstract

Die Erfindung betrifft einen CMOS-Differenzverstaerker mit zwei komplementaeren Invertern, vorzugsweise zur Anwendung als Eingangsstufe integrierter Operationsverstaerker. Ziel ist es, einen CMOS-Differenzverstaerker zu schaffen, bei der wesentlich verringerten Fertigungsaufwand eine deutlich erweiterte Anwendung ermoeglicht. Es besteht die Aufgabe einen CMOS-Differenzverstaerker zu entwickeln, der monolithisch integrierbar ist und gegenueber den bekannten technischen Loesungen eine hoehere Gleichtaktunterdrueckung sowie eine hoehere obere Grenzfrequenz besitzt und bei dem alle Transistoren gleiche Schwellspannungsbetraege aufweisen. Erfindungsgemaess besitzt der CMOS-Differenzverstaerker zwei zusaetzliche Spannungsquellen sowie je einen zusaetzlichen P- bzw. N-Kanal-Anreicherungstransistor.

Description

Titel der Erfindung CTEOS-Differenzverstärker ·

Anwendungsgebiet der Erfindung

Die Erfindung betrifft einen CMOS-Differenzverstärker mit zwei komplementären Invertern, vorzugsweise zur Anwendung als Eingangsstufe integrierter Operationsverstärker,

Charakteristik der bekannten technischen Lösungen

Aufgrund der extrem hohen Eingangswiderstände von MOS-IPeIdeffekttransistoren sowie des relativ geringen Leistungsverbrauchs von komplementären MOS-Schaltungen werden in zunehmendem Maße Operationsverstärker in CMOS-Technologie benötigt. Die geforderte Unterdrückung von Gleichtakt eingangsspannungen wird in einem Operationsverstärker durch Differenzverstärkerstufen realisiert. Um ein hohes Gleichtaktspannungsunterdrückungsverhältnis zu erzielen, werden allgemein mehrere Differenzverstärkerstufen hintereinander geschaltet. Da die dynamische Stabilität eines gegengekoppelten Operationsverstärkers jedoch nur gewährleistet ist, wenn dieser aus möglichst wenigen Yerstärkerstufen aufgebaut ist, ergibt sich die Porderung, die Gleichtaktunterdrückung durch nur eine Differenzverstärkerstufe zu erzielen. Das bedeutet, daß an den zu verwendenden Differenzverstärker außerordent-

lieh hohe Anforderungen "bezüglich der Gleichtaktunterdrückung gestellt werden und dieser Differenzverstärker nur eine Ausgangsklemme "benötigt.

Ξΐη aus der DE-AS 2 425 937 bekannter CMOS-Differenzverstärker "besitzt zwei Ausgangsklemmen, deren Potentiale sich in Abhängigkeit von der Differenzeingangsspannung in inverser Weise ändern» Dieser CMOS-Differenzverstärker muß zur Realisierung einer hohen Gleichtaktunterdrückung Transistoren mit weit auseinander liegenden Schwellspannungen besitzen. Hierdurch wird eine monolithische Integration sehr erschwert und erfordert einen enormen Pertigungsaufwand durch die notwendige Schwellspannungseinstellung, beispielsweise mittels Ionenimplantation bzw. Substratvorspannung· Weiterhin wird durch die Komplexität des Gegenkopplungsmechanismus nur eine relativ geringe obere Grenzfrequenz des Differenzverstärkers erreicht und somit der Anwendungsbereich stark eingeschränkt·

Aus der DD-PS 112 044 ist eine weitere Schaltung bekannt, die als Differenzverstärker eingesetzt werden kann. Diese ist aus zwei Yerstärkerzweigen aufgebaut, an deren Gleichheit funktionsbedingt extreme Anforderungen gestellt sind* Dadurch ist auch diese Schaltung nur mit hohem Pertigungsaufwand realisierbar. Andererseits führen dennoch verbleibende geringe Toleranzen in den Parametern der beiden Yerstärkerzweige zu sehr hohen Offsetspannungen, die den Differenzverstärker bereits ohne das Anlegen einer Differenzeingangsspannung übersteuern können und seine Anwendbarkeit stark einschränken.

Ziel der Erfindung

Ziel der Erfindung ist es, einen CMOS-Differenzverstärker zu schaffen, der bei wesentlich geringerem Fertigungsaufwand eine deutlich erweiterte Anwendung ermöglicht.

Darlegung des Tresens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, einen CMOS-Differenaverstärker au entwickeln, der monolithisch integrierbar ist und gegenüber den bekannten technischen Lösungen eine höhere Gleichtaktunterdrückung sowie eine höhere obere Grenzfrequenz besitzt und bei dem alle Transistoren gleiche Schwellspannungsbeträge aufweisen.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß der CMOS-Differenzverstärker mit zwei komplementären InYertem, die jeweils aus einem P- und einem E-S^nal-Anreicherungstransistor bestehen, wobei der Eingang des jeweiligen Inverters aus der Zusammenschaltung der Gateanschlüsse und der Ausgang aus der Zusammenschaltung der Drainanschlüsse der zugehörigen Transistoren gebildet ist und außerdem jeweils die Sourceanschlüsse der beiden P-Kanal- und die Sourceanschlüsse der beiden jJ-Sanal-Anreicherungstransistoren verbunden sind, zwei zusätzliche Spannungsquellen sowie einen zusätzlichen P- und einen zusätzlichen IT-Kanal-Anreicherungstransistor besitzt. Dabei ist der Drainanschluß des zusätzlichen.P-Eanal-Anreicherungsttransistors mit den verbundenen Sourceanschlüssen der P-Kanal-Anreicherungstransistoren und der Drain ar. Schluß des zusätzlichen H-Sanal-Anreicherungstransistors mit den verbundenen Sourceanschlüssen der U-Kanal-Anreicherungstransistoren verbunden. Außerdem sind die Sourceanschlüsse des zusätzlichen P-Kanal- bzw. H-KanaJ-Anreicherungstransistors jeweils mit einer Betriebspotentialklemme verschaltet. Hierbei besitzt die mit dem Sourceanschluß des zusätzlichen IF-Kanal-Anreicherungstransistors verbundene Betriebspotentialklemme negatives Potential gegenüber der anderen Betriebspotentialklemme· Weiterhin ist der Ausgang des einen komplementären Inverters sowohl mit dem Minuspol der einen als auch mit dem Pluspol der anderen zusätzlichen Spannungsquelle verbunden, deren freigebliebener Pluspol zum Gateanschluß des zusätzlichen P-Kanal-Anreicherungstransistors und deren freigebliebener Minuspol zum Gateanschluß des zusätzlichen IJ-Kanal-Anreicherungstransistors führt. Schließlich sind der Aus-

41Π01 I 4

gang des anderen komplementären Inverters der Ausgang und die Eingänge der komplementären Inverter die Eingänge des CMOS-Differenzverstärkers.

Der besondere Vorteil des erfindungsgemäßen CHOS-D#.fferenzyerstärkers besteht in seiner hohen Gleichtaktunterdrückung bei gleichzeitig hohem Differenzverstärkungsfaktor, woraus sich eine große Anwendungsbreite dieses Verstärkers ergibt. Besonders günstig bezüglich eines verringerten Pertigungsaufwandes wirkt sich aus, daß alle. Transistoren des erfindungsgemäßen CMQS-Differenzverstärkers gleiche Schwellspannungsbeträge haben· Dies führt zu einer güntigen monolithischen Integrierbarkeit des Verstärkers, bei gleichzeitig höherer Gleichtaktunterdrückung sowie höherer oberer Grenzfrequenz·

Ausführungsbeispiel

Die Erfindung soll injeinem Ausführungsbeispiel nachstehend näher erläutert werden· In den zugehörigen Zeichnungen zeigen

Pig» 1: die Schaltung eines komplementären Inverters,

Fig. 2: die Übertragungsfunktion eines komplementären Inverters,

Pig· 3iein betriebspotentialabhängiges Übertragungskennlinienfeld eines komplementären Inverters,

.3?ig. 4-ί die Schaltung des erfindungsgemäßen CMOS-Differenzverstärkers und

Jig, 5' das Ausgangskennlinienfeld eines der zusätzlichen P- bzw. IT-Kanal-Anreicherungstransistoren.

Zur Darlegung der Wirkungswaise des erfindungsgemäßen CMOS-Differenzverstärkers sollen zunächst einige Grundlagen betrachtet werden:

Dazu zeigt 5¹Ig. 1 eine bekannte CMOS-Invert er stuf e, die aus einem P-Kanal-Transistor P und einem ü-Kanal-Transistor II

LIC I Ö4 /

besteht, wobei beide !Transistoren vom Anreicherungstyp sind. Über Potentialzufuhrklemmen 1 und 2 werden dem Inverter die Betriebspotentiale XL· und Up zugeführt, wobei das Betriebspotenti^.1 U. positiv gegenüber dem Betriebspotential Up ist. Das Eingangssignal wird an die Singangsklemme 3 angelegt und an der Ausgangsklemme 4 kann das verstärkte und in seiner Phase um 180° gedrehte Ausgangssignal abgegriffen werden. Die Übertragungsfunktion eines solchen CMOS-Inverters ist in der Pig. 2 dargestellt.

Aus der Pig. 3 ist ersichtlich, wie sich die Lage der Übertragungsfunktion verändert, wenn die Betriebspotentiale an den Potentialzufuhrklemmen 1 und 2 eines CMOS-Inverters gleichmäßig in eine bestimmte Richtung verschoben werden, wobei die Betriebspotentialdifferenz ihren Betrag nicht ändern soll. Die mit I beaächnete Übertragungsfunktion·sei die eines CMOS-Inverters, der an den Betriebspotentialen IL und TJ₂ liegt· Bei einer Eingangs spannung U , die betragsmäßig in der Mitte zwischen den beiden Betriebspotentialen liegt, stellt sich die Ausgangsspannung U ein, deren Wert eten-

EO

falls in der Mitte zwischen beiden Betriebspotentialen IL

und U₀ liegt. Um die Ausgangsspannung U auf den ^ert U _Λ c. a at

auszulenken, muß an den Inverter mit der Übertragungsfunktion I die Eingangsspannung U _Λ angelegt werden» Dia gleiche Ausgangsspannung kann der Inverter jedoch auch liefern, wenn die Eingangsspannung ü_ an seiner Eingangsklemme anliegt und die Betriabspotentiale die ^erte U. + j\TJ bzw. U^ haben (übertragungsfunktion II). Eine Veränderung der Ausgangsspannung eines CMOS-Inverters kann also sowohl durch eine "Veränderung der Eingangsspannung als auch durch eine Veränderung der Betriebspotentiale des Inverters erreicht werden.

Pig. 4 zeigt einen erfindungsgemäßen CMOS-Differenzverstärker, der aus komplementären Invertem A und B, betriebspotentialverschiebenden zusätzlichen P- bzw. ϊί-Sanal-Anreicherungstransistoren ?, und Ή~ sowie zusätzlichen Spannungsquellen E. und Έο besteht.

Die komplementären Inverter A; B sind aus ?- bzw. IT-Kanal-Anreicherungstransistoren P-; Po» H-; Hp aufgebaut und besitzen Eingangskiemmen 3; 5 sowie Ausgangsklemmen 4; 6· Hierbei bildet die Eingangsklemme 3 den nichtinvertierenden und die Singangsklemme 5 den invertierenden Eingang des erfindungsgemäßen CMOS-Differenzverstärkers, dessen Ausgangssignal an Ausgangsklemme 6 anliegt.

An Knotenpunkten 7; 8 stellen sich nachfolgend als innere Betriebspotentiale U-; Up bezeichnete Potentiale ein, während an Betriebspotentialklemmen 11; 22 die positiven bzw. negativen Betriebspotentiale U--; Up₂ anliegen»

Die Wirkungsweise des erfindungsgemäßen CMOS-Differenzverstärkers gem. Pig. 4 ist folgende:

Wenn beispielsweise die Beträge der positiven und negativen Betriebspotentiale U-- und U^o Sle^⁰·*¹ sind und die Singangsspannung U- an der Singangsklemme 3 gleich dem Ruhepotential von 0 Volt ist (Mittenpotential), so liegt auch das Potential an der Ausgangsklemme 4 auf 0 "Volt. Wird nun die Eingangsspannung U- beispielsweise positiver, dann tendiert das Potential an der Ausgangsklemme 4 dazu, negativer zu werden, wodurch der Kanalwiderstand des zusätzlichen M-Kanal-Anreicherungstransistors H- zunimmt und der Kanalwiderstand des zusätzlichen P-Kanal-Anreicherungstransistors P^ abnimmt, was eine Verschiebung der inneren Betriebspotentiale U- und U₂ in Sichtung des positiven Betriebspotentials U-- bedeutet. Bei negativer Eingangsspannung U- spielt sich der eben beschriebene Vorgang analog ab.

Die Verschiebung der inneren Betriebspotentiale U- und Ug durch die P- bzw. Η-Kanal-Anreicherungstransistoren P- und H- wirkt einer Auslenkung der Spannung an der Ausgangsklemme 4 infolge von EingangsSpannungsänderungen an der Singangsklemme 3 entgegen, wodurch das Potential an der Ausgangsklemme 4 annähernd exakt in der Mitte zwischen den beiden Betriebspotentialen U-- und Up_? gehalten wird, im betrach-

* im i y τ

teten Beispiel aui dem Ruhepotential von 0 Volt. Um die Gegenkopplungswirkung der P- "bzw. H-Kanal-Anreicherungstran·= sistoren P-, und IT- zu erhöhen, wurden in die Verbindungen zwischen der Ausgangsklemme 4 und den Gateanschlüssen der P- bzw· li-Kanal-Anreicherungstransistoren P- und N- die zusätzlichen Spannungsquellen E. bzw, Ep eingefügt· Dadurch wird bewirkt, daß Spannungsänderungen an der Ausgangskiemme zu größeren Änderungen der Kanalwiderstände der P- bzw. F-Kanal-Änreicherungstransistoren Ρ-, und IT-, führen, wodurch eine Konstanthaltung des Potentials an der Ausgangsklemme 4 in weit stärkerem Maße gewährleistet wird als bei Verzicht auf die zusätzlichen Spannungsquellen EL und Ep. Anhand der Pig. 5 soll dieses naher erläutert werden.

Der Strom durch die P- bzw. H-Kanal-Anreicherungstransistoren P^ und IT, ist bei relativ geringer Differenzaussteuerung des erfindungsgemäßen CSäOS-Differenzverstärkers annähernd konstant und soll den Betrag Ip,. haben.

Die Pig. 5 zeigt das Ausgangskennlinienfeld eines der betriebspotentialverschiebenden P- bzw. IT-Kanal-Anreicherungstransistoren P-, bzw. H-,« Wenn auf die Spannungsquellen Ξ.. und 1$2 verzichtet würde, wurden die Transistoren mit relativ großen Gate-Source-Spannungsbeträgen U₅₃ angesteuert werden. Eine Änderung der Gate-Source-Spannung um einen bestimmten Betrag infolge einer Änderung des Potentials an der Ausgangsklemme 4 des erfindungsgemäßen CMOS-Differenzverstärkers bewirkt in diesem Pail nur eine relativ geringe Verschiebung des inneren Betriebspotentials um einen Betrag A^_f der Arbeitspunkt des betcavchteten betriebspotentialverschiebenden P- bzw. Η-Kanal-Anreicherungstransistors P bzw« Ή. verlagere sich beispielsweise von der Kennlinie III auf die Kennlinie Γ7 des Ausgangskennlinienfeldes. Durch die Spannungsquellen Ξ.. und E_n wird bewirkt, daß die P- bzw. IT-Kanal-Anreicherungstransistoren P- und j3- mit relativ geringen Gate-Source-Spannungsbeträgen IL,_s angesteuert werden*

Eine Änderung der Gate-Source-Spannung ¹J^q u²¹ einen bestimmten Betrag infolge der Änderung des Potentials an Ausgangsklemme 4 des erfindungsgemäßen CMOS-Differenzverstärkers bewirkt in diesem Pail eine relativ große Verschiebung des inneren Betriebspotentials um einen Betrag /\,Up, der Arbeitspunkt des betrachteten betriebspotentialverschiebenden P- bzw. U-Kanal-Anreicherungstransistors P- bzw. U- verlagere sich beispielsweise von der Kennlinie Y auf die Kennlinie 71 des Ausgangskennlinienfeldes« Durch den Einsatz der beiden Spannungsquellen E.j Ep kann man darauf verzichten, die P- bzw. !-Kanal-Anreicherungstransistoren P- und IS- mit betragsmäßig weitaus größeren Schwellspannungen zu versehen als sie die übrigen Transistoren der Schaltung aufweisen. Dieser Vorteil tritt besonders dann in den Vordergrund, wenn der erfindungsgemäße CMQS-Differenzverstärker mit einer hohen Betriebsspannung betrieben wird. Als Spannungsquellen S.; Ep können beispielsweise integrierte Kapazitäten dienen, die periodisch nach bestimmten Zeitabständen aufgeladen werden und die ihre Ladung während de3 VerStärkerbetriebes speichern,

Ss soll nachfolgend die Pig. 4 weiter betrachtet werden. Die P- bzw. IT-Kanal-Anreicherungstransistoren P~ und IL, verschieben natürlich auch die inneren Betriebspotentiale des komplementären Inverters Β· Das bedeutet aber, daß bei Gleichheit der Spannungen an den beiden Eingangsklemmen 3; 5 des CMOS-Differenzverstärkers auch die Ausgangsspannung der Ausgangsklemme 6 Null Volt beträgt, (Mittenpotenüal), was bedeutet, daß Gleichtakteingangsspannungen keinen Einfluß auf die Ausgangsspannung des erfindungsgemäßen CHOS-Differenzverstärkers haben,

Eine Spannungsdifferenz zwischen den beiden Eingangsklemmen 3; 5 steuert demgegenüber den komplementären Inverter B aus, wobei die Ausgangsspannung bei U ->ü ₂ positiv und bei ₂ negativ wird.

Durch den unbalancierten Aufbau des Differenzverstärkers isi

die DifferenzverstärlcurLg wesentlieh größer, da nur dar Inverter A den Inverter B in seinem Arbeitspunkt beeinflußt und nicht umgekehrt.

Claims (1)

1. Erfindungsanspruch

   CMOS-Differenzverstärker mit zwei komplementären Invertern, die jeweils aus einem P- und einem H-Kanal-Anreicherungstransistor bestehen, wobei der Eingang des jeweiligen Inverters aus der Zusammenschaltung der Gateanschlüsse und der Ausgang aus der Zusammenschaltung der Drainanschlüsse der zugehörigen Transistoren gebildet ist und außerdem jeweils die Sourceanschlüsse der beiden P-Kanal- und die Sourceanschlüsse der beiden U-Kanal-Anreicherungstransistoren verbunden sind, gekennzeichnet dadurch, daß der CMQS-Differenzverstärker zwei zusätzliche Spannungsquellen (Ξ..; E«) sowie einen zusätzlichen P- und einen zusätzlichen IT-Kanal-Anre icherungstransistor (P^; IJ-,) besitzt, wobei der Drainanschluß des zusätzlichen P-Kanal-Anreicherungstransistors (?,) mit den verbundenen Sourceanschlüssen der P-Kanal-Anreicherungstransistoren (P-; P₂) und der Drainanschluß des zusätzlichen Ε-Kanal-Anreicherungstransistors (U,) mit den verbundenen Sourceanschlüssen der IJ-Kanal-Anreicherungstransistoren (3L ; Ep) und die Sourceanschlüsse des zusätzlichen P- bzw« IT-Kanal-Anreicherungstransistoren (P^; Ή-,) mit jeweils einer Betriebspotentialklemme (11; 22) verbunden sind und hierbei die mit dem Sourceanschluß des zusätzlichen H-Eanal-Anreicherungstransistors (UO verbundene Betriebspotentialklemme (22) negatives Potential gegenüber der anderen Betriebspotentialklemme (11) besitzt, weiterhin der Ausgang (4) des einen komplementären Inverters (A) sowohl mit dem Minuspol der einen zusätzlichen Spannungsquelle (S-) als auch mit dem Pluspol der anderen zusätzlichen Spannungsquelle (Ep) verbunden ist, deren freigebliebener Pluspol zum Gateanschluß des zusätzlichen P-Kanal-Anreicherungstransistors (P-) und deren freigebliebener Minuspol zum Gateanschluß des zusätzlichen U-Kanal-Anreicherungstransistors (Ho) führt und schließlich der Ausgang (6) des anderen komplementären Inverters (B) der Ausgang (6) und die Eingänge (3; 5) der komplementären Inverter (A; B) die Eingänge (3; 5) des CHOS-Differenzverstärkers sind.

   Hierzu 3 Seiten Zeichnungen