DD213791A1 - Verbundelektrode zur kontaktierung aktiver halbleiterelemente - Google Patents
Verbundelektrode zur kontaktierung aktiver halbleiterelemente Download PDFInfo
- Publication number
- DD213791A1 DD213791A1 DD24819283A DD24819283A DD213791A1 DD 213791 A1 DD213791 A1 DD 213791A1 DD 24819283 A DD24819283 A DD 24819283A DD 24819283 A DD24819283 A DD 24819283A DD 213791 A1 DD213791 A1 DD 213791A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- semiconductor
- metal
- contacting
- semiconductor elements
- electrode
- Prior art date
Links
Landscapes
- Die Bonding (AREA)
Abstract
Verbundelektrode zur Kontaktierung aktiver Halbleiterelemente, die durch eine thermische Wechsellast beansprucht sind. Die Erfindung bezweckt, durch Verwendung eines Anpassungsmetalls bei Druckkontaktierung eine Minimierung der bei Temperaturaenderungen zwischen Elektrode und Halbleiter auftretenden Reibungen bei Einhaltung eines stab. thermischenund elektrischen Uebergangswiderstandes zu erreichen sowie bei der Loetkontaktierung mechanische Spannungen und Wechselbeanspruchungen zu vermeiden. Erfindungsgemaess geschieht dies dadurch, dass ein vorzugsweise aus Wolfram oder Molybdaen bestehendes Traegermetall in an sich bekannter Weise mit einem vorzugsweise aus Kupfer bestehenden Anpassungsmetall mit in Abhaengigkeit von der Groesse und physikalischen Beschaffenheit des Traegermetalls definierterDicke stoffschluessig verbunden ist. Angewendet wird die Erfindung iinsbesondere zur Kontaktierung von Chips bei Halbleiterleistungselementen.
Description
Erfinder: Dr. Lothar"Eglinski Berlin, 1.02.1983
Dipl.-Ing, Karl-Heins Heeg P 1330
Zustellungsbevollm.:
Institut für Regelungstechnik im Kombinat VEB SAW Berlin-Treptow '•Friedrich Ebert'* 1055 Berlin, Storkower Str. 101 Büro für Schutzrechte
Verbundelektrode sar Kontaktierung aktiver Haibleitereleniente
H 01 L 23/36
Anwendungsgebiet der Erfindung
Die Erfindung betrifft eine Verbundelektrode zur Kontaktierung aktiver Haroleitereleniente, die durch eine thermische Wechsellast beansprucht sind, insbesondere zur Kontaktierung von Chips bei Halbleiterleistungselementen.
Charakteristik der bekannten technischen Lösungen
Bei Gleiohrichterbauelementen mit Silizium-Chips eines Durchmessers £ 8 mm ist es allgemein üblich, diese nicht unmittelbar, sondern unter Einfügung von Spannungsentlastungsscheiben aus Wolfram oder Molybdän mit den Kupferelektroden zu kontaktieren. Da diese Metalle einen thermischen Ausdehnungskoeffizienten aufweisen, der dem. des Siliziums näher kommt als der von Kupfer, werden die bei thermischer Wechsellast in durch Löttechnik kontaktierten Silizium-Chips auftretenden thermomechanischen Spannungen bzw. wird die an der Oberfläche druckkontaktierter Chips auftretende Eeituns verringert, fird zur Kontaktierung der Silizium-Chips mit den Wolfram- oder Molybdän-Entlastungsscheiben die Hartlöttechnologie angewendet, kann es bei Abkühlung der verlöteten Struktur trotz des relativ geringen
23FER1983*O71163
Unterschiedes der thermischen Ausdehnungskoeffizienten von Silizium und Wolfram "bzw. Molybdän zur Ausbildung mechanischer Spannungen kommen, die· zu einer Zerstörung des Siliziums führen.
In der DE-OS 25 34 938 wird eine Silizium-Ealbleiteranordnung mit spannungsfreien Elektroden dadurch erreicht, daß zur' Kontaktierung des Halbleiterchips eine oder mehrere Silizium-Elektroden mit durchgehenden Dotierungskonzentrationen > 10 ° Atome/ cm-*, vorzugsweise > 10 Atome/cnr, verwendet werden,
Die entarteten Silizium-Elektroden werden am aktiven Halbleiterelement über eine Lotschicht befestigt, die durch Legieren mit Lotmaterial,ausgewählt aus einer Gruppe, bestehend aus Aluminium, Aluininium-Germanium-Legierung, Aluminium-Silizium-Legierung
-IQ
und Germanium mit einer durchgehenden Dotierung -> 10 J Atome je Kubikzentimeter mit dem Silizium-Körper an wenigstens einer Hauptoberfläche gebildet wird.
Da jedoch auch ein bis zur Entartung dotierter Halbleiter einen wesentlich größeren spezifischen Widerstand aufweist als ein Metall, ist bei der !Realisierung von Bauelementen, mit derartig kontaktierten aktiven Halbleiterelementen zu berücksichtigen, daß neben der im aktiven Chip umgesetzten Verlustleistung auch an den entarteten Silizium-Elektroden Wärme freigesetzt wird, was sich besonders bei Leistungsbauelementen wegen des erforderlichen größeren Kühlaufwandes nachteilig auswirkt.
Außerdem sind für diese Anordnung bei der Kontaktierung der entarteten, Silizium-Elektroden mit den Stromzuführungen, die allgemein aus Kupfer bestehen, die hinreichend bekannten Nachteile der direkten. Kontaktierung zwischen Kupfer und Silizium zu berücksichtigen:
Infolge des relativ großen Unterschiedes der thermischen Ausdehnungskoeffizienten von Kupfer und Silizium kommt es bei thermischer Wechsellast zu Ermüdungserscheinungen in der Kontaktschicht zwischen Kupfer und Silizium und/oder zu mechanischen Spannungen im Silizium, wodurch die Bauelementezuverlässigkeit negativ beeinflußt wird.
-3 -
Ziel der Erfindung
Das Ziel der Erfindung besteht darin, bei Lötkontaktierung eine Verminderung der mechanischen Spannungen im Halbleitermaterial und der mechanischen Wechselbeanspruchungen der Lotschicht bei Temperaturanderang zu erreichen, ein günstiges thermisches Verhalten bei Auftreten von Leistungsspitzen durch die hohe Wärnieeindriügzahl von Kupfer zu realisieren sowie bei Einsatz der Druckkontaktierung die Zuverlässigkeit zu erhöhen.
Darlegung des ?/esens der Erfindung
Die Aufgabe der Erfindung besteht darin, eine Verbundelektro^e zur Kontaktierung von aktiven Halbleiterbauelementen zu ent- wickeln, bei der durch Verwendung eines Anpassungsmetalls bei Druckkontaktierung eine Minimierung der bei Temperaturänderungen zwischen Elektrode und Halbleiter auftretende Beibungen bei Einhaltung eines stabilen thermischen und elektrischen Übergangswiderstandes ermöglicht sowie bei Lötkontaktierung mechanische Spannungen und Wechselbeanspruchungen vermieden werden·
Erfindungsgemäß wird dies dadurch erreicht, daß eine Verbundelektrode zur Kontaktierung aktiver Halbleiterelemente unter Verwendung eines mit einem Anpassungsmetall versehenen Trägermetalls eingesetzt wird. Das vorzugsweise aus Wolfram oder Molybdän bestehende, einen geringeren Ausdehnungskoeffizienten als das zu kontaktierende Halbleitermaterial sowie eine hohe Festigkeit aufweisende Trägermetall ist in an sich bekannter Weise stoffschlüssig mit einem Anpassungsmetall mit in Abhängigkeit von der Größe und der physikalischen Beschaffenheit des Trägermetalls definierter Dicke verbunden· Das eine niedrige mechanische Festigkeit und einen größeren thermischen Ausdehnungskoeffizienten als das Halbleitermaterial aufweisende Anpassungsmaterial besteht vorzugsweise aus Kupfer und wird in seinem thermisch bedingten Ausdehnungsverhalten derart beeinflußt, daß es an seiner dem Halbleiterchip zugewandten Seite diesem in seinem Ausdehnungsverhalten weitgehend gleicht. Bei
fertigungstechnologisch und betriebstechnisch bedingter thermischer Wechserbeanspruchung kommt es dadurch in dem mit dem Anpassu.ngsmetall zu einen durch Löttechnik verbundenen Halbleiter nur zur Ausbildung minimaler mechanischer Spannungen und zum anderen an der Oberfläche des mit ihm mittels Druckkontakttechnik kontaktierten Halbleiters nur zu vernachlässigbarer Reibung.
Ausführungsbeispiel
Die Brfindung soll anhand eines Ausführungsbeispiels näher erläutert werden. Die dazugehörige Zeichnung zeigt:
E1Ig. 1: beide Teile der Yerbundelektrode und Halbleiterchip
unkontaktiert bei Raumtemperatur Fig. 2: beide Teile der Verbundelektrode und Halbleiterchip
unkontaktiert bei erhöhter Temperatur Pig. 3ί Yerbundelektrode und Halbleiterchip bei erhöhter Temperatur
« Fig. 1 zeigt die beiden Bestandteile der Yerbundelektrode, das Trägermetall 1 - z, -B, Wolfram oder Molybdän - sowie das Anpassungsmetall 2 - z* B. Kupfer - und den Silizium-Halbleiterchip 3 - im. Ausgangszustand bei Raumtemperatur. Wie in Fig. 2 zu erkennen ist, dehnen sich die beiden Bestandteile der "7erbundelektrode 1, 2 und der Halbleiterchip 3 bei Erwärmung prozentual unterschiedlich aus.. Analog wurden sich unterschiedliche prozentuale Geometrieänderungen bei Abkühlung ergeben. Werden das Trägermetall 1 und der Halbleiterchip 3 durch Löten direkt kontaktiert, so entstehen im Halbleiterchip 3 nach Abkühlung auf Raumtemperatur Zugspannungen, die zu seiner Zerstörung führen können. Durch eine zweckmäßige Festlegung der Dicke des Anpassung smetalles 2, das. mit dem Trägermetall 1 in an sich bekannter Weise, beispielsweise durch einen Hartlötprozeß, stoffschlüssig verbunden ist, wird gemäß Fig. 35dessen Ausdehnungsverhalten an der dem Halbleiterchip 3 zugewandten Seite dem Ausdehnungsverhalten des Halbleitermaterials angeglichen. Dadurch werden mechanische Spannungen im Halbleitermaterial, die zu dessen Serstörung führen können, vermieden.
Claims (1)
- üir find ang s ansprachVerbundelektrode zur Kontaktierung aicfciver Halbleiterelemente, gekennzeichnet dadurch, daß ein vorzugsweise aas Wolfram oder Molybdän bestehendes Trägermetall (1) in an sich bekannter Weise mit einem vorzugsweise aus Kupfer bestehenden Anpassungsnietall (2) mit in Abhängigkeit von der Größe und physikalischen Beschaffenheit des Trägerinetalls (1) definierter Dicke stoffschlüssig verbunden ist.Hierzu 1 Seite Zeichnung.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD24819283A DD213791A1 (de) | 1983-02-23 | 1983-02-23 | Verbundelektrode zur kontaktierung aktiver halbleiterelemente |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD24819283A DD213791A1 (de) | 1983-02-23 | 1983-02-23 | Verbundelektrode zur kontaktierung aktiver halbleiterelemente |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD213791A1 true DD213791A1 (de) | 1984-09-19 |
Family
ID=5545134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD24819283A DD213791A1 (de) | 1983-02-23 | 1983-02-23 | Verbundelektrode zur kontaktierung aktiver halbleiterelemente |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD213791A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506447A (en) * | 1993-06-15 | 1996-04-09 | Fuji Electric Co., Ltd. | Hybrid integrated circuit |
-
1983
- 1983-02-23 DD DD24819283A patent/DD213791A1/de not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506447A (en) * | 1993-06-15 | 1996-04-09 | Fuji Electric Co., Ltd. | Hybrid integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510046B1 (ko) | 전자부품접합용전극의땜납합금및납땜방법 | |
| DE2514922C2 (de) | Gegen thermische Wechselbelastung beständiges Halbleiterbauelement | |
| DE102004030042B4 (de) | Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes | |
| DE112017000184B4 (de) | Lotverbindung | |
| EP2530707B1 (de) | Verfahren zur Herstellung eines Moduls und der Modul | |
| DE112014002345B4 (de) | Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung | |
| EP0787559A1 (de) | Weichlotlegierung, Weichlotpaste und Verfahren zum Weichlöten | |
| WO1997003789A1 (de) | Legierung, insbesondere lotlegierung, verfahren zum verbinden von werkstücken durch löten mittels einer lotlegierung sowie verwendung einer legierung zum löten | |
| CH652533A5 (de) | Halbleiterbaustein. | |
| EP2456589B1 (de) | Bleifreie hochtemperaturverbindung | |
| DE60211235T2 (de) | Substratplatte für Halbleiter und für Leistungsmodule | |
| DE60125521T2 (de) | Verfahren zur herstellung einer elektroleitfähigen verbindung | |
| EP0888642B1 (de) | Halbleitervorrichtung | |
| US4504849A (en) | Semiconductor devices and a solder for use in such devices | |
| US6371361B1 (en) | Soldering alloy, cream solder and soldering method | |
| DD213791A1 (de) | Verbundelektrode zur kontaktierung aktiver halbleiterelemente | |
| DE3740773A1 (de) | Verfahren zum herstellen elektrisch leitender verbindungen | |
| DE10339462A1 (de) | Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip | |
| DE10260851B4 (de) | Verfahren zur Herstellung einer Kühlvorrichtung für Leistungsbauelemente, Kühlvorrichtung und elektronisches Steuergerät | |
| KR930002154B1 (ko) | 땜납합금을 사용한 전자 회로장치 | |
| EP4240557B1 (de) | Verfahren zur herstellung eines kühlkörpers durch hartlöten | |
| DE1614653C3 (de) | Halbleiteranordnung hoher Strombelastbarkeit | |
| WO2024056378A1 (de) | Fluiddurchströmbarer kühler zum kühlen eines leistungsmoduls | |
| DE3830694C2 (de) | ||
| DE3523808A1 (de) | Verfahren zum loeten von teilen aus unterschiedlichen werkstoffen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |