DD232138A1 - Verfahren zur getterung von verunreinigungen und kristallstoerungen in halbleiterbauelementestrukturen - Google Patents

Verfahren zur getterung von verunreinigungen und kristallstoerungen in halbleiterbauelementestrukturen Download PDF

Info

Publication number
DD232138A1
DD232138A1 DD26985084A DD26985084A DD232138A1 DD 232138 A1 DD232138 A1 DD 232138A1 DD 26985084 A DD26985084 A DD 26985084A DD 26985084 A DD26985084 A DD 26985084A DD 232138 A1 DD232138 A1 DD 232138A1
Authority
DD
German Democratic Republic
Prior art keywords
impurities
gettering
space charge
semiconductor
diffusion
Prior art date
Application number
DD26985084A
Other languages
English (en)
Inventor
Claus Ascheron
Heinz Klose
Original Assignee
Univ Berlin Humboldt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Berlin Humboldt filed Critical Univ Berlin Humboldt
Priority to DD26985084A priority Critical patent/DD232138A1/de
Publication of DD232138A1 publication Critical patent/DD232138A1/de

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Getterung von Fremdatomen, Fremdatomkomplexen und elektrisch aktiven Kristallstoerungen in der Naehe von Raumladungszonen elektronischer Halbleiterbauelementestrukturen mit pn-, pnp-, pnpn-, MIS- oder Schottky-Uebergaengen durch einen hochenergetischen, der Lage der Raumladungstiefe angepassten Ionenbeschuss, vorzugsweise mit leichten Ionen wie Protonen und a-Teilchen oder mit Edelgasionen, derart, dass die Ionenimplantation mit einer solchen Dosis und Energie durchgefuehrt wird, dass das Maximum des Implantationsprofils und damit das am meisten getternde Schadensgebiet einige Diffusionslaengen der Minoritaetsladungstraeger tiefer als die Grenze der Raumladungszone entsteht und eine anschliessende Temperung in inerter Atmosphaere zur Bindung schnell diffundierender Verunreinigungen und Kristallstoerungen in elektrisch inaktive Komplexe bei mittleren Temperaturen fuehrt, wobei diese fuer Si, GaAs und GaP beispielsweise bei etwa 600C, 300C bzw. 450C liegen.

Description

gegeben und von Halbleiter zu Halbleiter verschieden ist (z.B. für Cu in GaAs erreicht man schon für 2500C und für Au in Si schon für 7000C technologisch gut realisierbare Migrations- und damit Temperzeiten tm).
Der Nachteil der bekannten Lösungen ist also die durch den langen Migrationsweg L bedingte hohe Temperatur, was insbesondere auch für die Rückseitengetterung im Schadensgebiet, die durch Ionenimplantation, Laserbestrahlung, mechanische Aufrauhung oder Ultraschalleinfluß erzeugt werden, zutrifft. Als nachteilig werden die hohen Gettertemperaturen bei bekannten Lösungen insbesondere dann empfunden, wenn sie zur Oberflächenkorrosion sowie zu Stöchiometrieänderungen (bei GaAs und GaP z. B. schon ab etwa 500°C), zur Umverteilung von Konzentrationspröfilen, die für die Funktionsweise der Bauelemente erzeugt wurden, und zu Kontaktveränderungen führen.
Ziel der Erfindung
Ziel der Erfindung ist es, schnell diffundierende Atome, Störstellen und elektrisch aktive Komplexe in der Nähe von Raumladungszonen in elektrisch inaktive Komplexe zu binden und somit bauelementeunwirksam zu machen, um die Generations-Rekombinationsströme zu senken, die Lebensdauer der Minoritätsladungsträger und die Effizienz optoelektronischer Halbleiterbauelemente zu erhöhen und die Kontakteigenschaften zu verbessern. Dabei sollen hohe Tempertemperaturen und lange Temperzeiten vermieden werden.
Darlegung des Wesens der Erfindung
Aufgabe der Erfindung ist die Entwicklung eines Verfahrens zur Getterung von Verunreinigungen und Kristallstörungen in Halbleiterbauelementestrukturen, indem durch Herabsetzung des Migrationsweges L die Gettertemperatur wesentlich gesenkt werden soll. Erfindungsgemäß wird die Aufgabe durch eine Ionenimplantation durch schon vorhandene Bauelementestruktur von der Vorderseite, bei dünnen Basisgebieten auch von der Rückseite und bei bestimmten Zyklen auch von der Vorderseite vor Beginn des technologischen Durchlaufes erfolgen, wobei die Energie so gewählt wird, daß die projizierte Reichweite Rp einige Diffusionslängen der Minoritätsladungsträger tiefer als die Grenze der Raumladungszone des künftigen Bauelementes im elektrischen Betrieb liegen muß, aber immer noch Rp <!d gelten sollte. Eine nachfolgende Temperung wird bei einer solche Temperatur durchgeführt, die Temperzeiten tm von maximal 1 bis 2 h gemäß χ = W und χ = Rp(x = 0 entspricht der Oberfläche) zu L = Rp - W ergeben und eine hohe Gettereffizienz erwarten lassen. Dabei kann die Dosis nach dem gewünschten Getterziel in einem großen Bereich geändert werden, um stabile, gut getterwirksame Defektkomplexe niedriger Konzentration (niedere Dosen) oder gegebenenfalls stark gestörte bzw. amorphe Getterzonen (mittlere und hohe Dosen) zu schaffen. Gewöhnlich erfolgt die Implantation durch die Struktur; es können nach diesem Verfahren aber auch elektrisch im Kristall inaktive Atome wie Edelgasionen implantiert werden, bevor der technologische Zyklus I beginnt. Die Temperung erfolgt erfindungsgemäß in inerter Atmosphäre, oder, bei verschlossenen und bei Si-Bauelementen unter Umständen auch im Vakuum oder an Luft.
Ausführungsbeispiel
Das Verfahren soll anhand der Damageerzeugung in GaP infolge einer Protonenimplantation näher erläutert werden. In der Figur 1 ist das Wasserstoffprofil nach einer Protonenimplantation mit E = 300 keV und einer Dosis von D = 3 1017cm~2 dargestellt, wobei die Wasserstoffkonzentration gemäß der Reaktion 1H (19F, αγ)160 bestimmt wurde. Das Schadensprofil [siehe Figur 2) wurde mittels Rutherfordrückstreuung (4He+, E = 1,7MeV) ermittelt, hat eine geringere Tiefe als das i/Vasserstoffprofil und weist einen Oberflächenausläufer auf. Bei Tempertemperaturen Ta ^3000C und tm = 30min geht das Maximum der Damagezone um etwa den Faktor 2 zurück und der Oberflächenausläufer heilt stärker aus. Damit ist ein getterfähiges Gebiet vorhanden.
Die in diesem Beispiel gewählte hohe Dosis ist allein durch die Nachweisempfindlichkeit der verwendeten Meßmethoden bedingt und kann zur Anwendung des Verfahrens wesentlich niedriger sein.
Entsprechend diesem Schadensgebiet erfolgt die Getterung bei 3000C (bis 4000C mittm = 30min für pn-Tiefen um 1 μτη, was Für diffundierte Lichtemitterdioden mit diesen Parametern eine anwendbare Gettertechnologie darstellt. Für tieferliegende Übergänge kann die Energie erhöht werden, um dann über 1 MeVTp-Werte über 10/xm zu erreichen.

Claims (1)

  1. Patentanspruch:
    Verfahren zur Getterung von Verunreinigungen und Kristallstörungen in Halbleiterbauelementestrukturen mittels Ionenimplantation ist, dadurch gekennzeichnet, daß zur Erzeugung von getterfähigen Schadensgebieten die Implantation mit vorzugsweise in Halbleitern elektrisch inaktiven Ionen der Elemente H, He, Ne, Ar, Kr und Xe durch die schon vorhandene Bauelementestruktur von der Vorderseite, bei dünnen Basisgebieten auch von der Rückseite oder/und vor Beginn des technologischen Durchlaufs zur Erzeugung der Bauelementestruktur erfolgt, wobei die Energie so gewählt wird, daß die projizierte Reichweite Rp einige Diffusionslängen der Minoritätsträger tiefer als die Grenze der Raumladungszone der Bauelementestrukturen liegt, aber noch Rp < d gilt, die Implantation vorzugsweise in Kanalrichtung erfolgt und sich eine Temperung im Vakuum oder in inerter Atmosphäre bei Temperaturen unter 6000C anschließt.
    Hierzu 1 Seite Zeichnungen
    Anwendungsgebiet der Erfindung
    Die Erfindung betrifft ein Verfahren zur Getterung von tiefen Störstellen nahe der Raumladungszone von elektronischen Halbleiterbauelementestrukturen zur Verbesserung der elektronischen Parameter wie z.B. der Erhöhung der Lebensdauer der Minoritätsladungsträger, der Senkung der Generations-Rekombinationsströme und der Verbesserung der Effizienz von optoelektronischen Bauelementen wie Licht- und Strahlungsemittern bzw. wie Photodioden und -transistoren oder Solarzellen. Es zeichnet sich insbesondere dadurch aus, daß es am Ende des technologischen Durchlaufs einsetzbar ist und die Bauelementestruktur sowie den technologischen Fluß nur unwesentlich stört und kann daher in der Fertigung diskreter Halbleiterbauelemente sowie in der Mikro- und Mikrooptoelektronik universell genutzt werden.
    Charakteristik der bekannten technischen Lösungen
    Da in- Halbleitermaterialien eine relativ große Anzahl schnell diffundierender Verunreinigungen wie zum Beispiel Au, Cu und Fe in Si vorhanden ist, und da deren Konzentration im technologischen Durchlauf noch zunimmt und durch elektrisch aktive Kristallstörungen vermehrt wird, sind zur Senkung der elektrisch aktiven Störstellen, die die Generations-Rekombinationsströme, die Oberflächenrekombinationsgeschwindigkeit und die Kompensation erhöhen, die Effizienz optoelektronischer Halbleiterbauelemente und die Minoritätsladungsträgerlebensdauer aber begrenzen bzw. senken, zusätzliche Getterschritte notwendig. Derartige Verfahren sind in der Regel mit einer Hochtemperaturbehandlung nach der Erzeugung eines Schadensgebietes (Damagegetterung), mit einer Ablagerung der schnell diffundierenden Verunreinigungen im Spannungsgebiet zwischen Planarschicht und Halbleitervolumen (Glasgetterung) bei Temperaturen nahe der Diffusionsbzw. Planaroxidation und mit einer Komplexbildung an Sauerstoffpräzipitaten im Si-Volumen (Intrinsicgetterung) bei relativ hohen Temperaturen und mit langen Temperzeiten verbunden. In all diesen Fällen muß die Temperung bei technologiebedingten Temperaturen (wie z.B. bei etwa 11000C bei der Bildung bor-bzw. phosphorhaltiger Gläser auf Si), die entweder zur Herstellung von Gettergebieten oder durch die Diffusion der Verunreinigungen bedingt sind, erfolgen. Die Diffusion der Verunreinigungen durch die Probe der Dicke L zur Getterschicht verlangt mit dem elemente- bzw. komplexspezifischen Diffusionskoeffizienten D eine Migrationszeit tm, die durch
DD26985084A 1984-11-23 1984-11-23 Verfahren zur getterung von verunreinigungen und kristallstoerungen in halbleiterbauelementestrukturen DD232138A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD26985084A DD232138A1 (de) 1984-11-23 1984-11-23 Verfahren zur getterung von verunreinigungen und kristallstoerungen in halbleiterbauelementestrukturen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD26985084A DD232138A1 (de) 1984-11-23 1984-11-23 Verfahren zur getterung von verunreinigungen und kristallstoerungen in halbleiterbauelementestrukturen

Publications (1)

Publication Number Publication Date
DD232138A1 true DD232138A1 (de) 1986-01-15

Family

ID=5562536

Family Applications (1)

Application Number Title Priority Date Filing Date
DD26985084A DD232138A1 (de) 1984-11-23 1984-11-23 Verfahren zur getterung von verunreinigungen und kristallstoerungen in halbleiterbauelementestrukturen

Country Status (1)

Country Link
DD (1) DD232138A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4110331A1 (de) * 1990-04-28 1991-10-31 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zu deren herstellung
EP0562783A1 (de) * 1992-03-24 1993-09-29 Shin-Etsu Handotai Company Limited Verfahren zur Wärmebehandlung eines Silizium-Plättchens
US5578507A (en) * 1990-04-28 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor device having buried doped and gettering layers
RU2134467C1 (ru) * 1997-10-14 1999-08-10 Научно-исследовательский институт измерительных систем Способ геттерирующей обработки подложек кремния

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4110331A1 (de) * 1990-04-28 1991-10-31 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zu deren herstellung
US5578507A (en) * 1990-04-28 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor device having buried doped and gettering layers
EP0562783A1 (de) * 1992-03-24 1993-09-29 Shin-Etsu Handotai Company Limited Verfahren zur Wärmebehandlung eines Silizium-Plättchens
RU2134467C1 (ru) * 1997-10-14 1999-08-10 Научно-исследовательский институт измерительных систем Способ геттерирующей обработки подложек кремния

Similar Documents

Publication Publication Date Title
DE102004049160B4 (de) Silicium-Solarzelle mit gitterförmigen Elektroden auf beiden Seiten des Siliciumsubstrats und Herstellverfahren für diese Silicium-Solarzelle
DE112015006631B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3650287T2 (de) Halbleiter-Photodetektor mit einem zweistufigen Verunreinigungsprofil.
DE102015109961A1 (de) Verfahren zur Behandlung eines Halbleiterwafers
EP1979934A1 (de) Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
DE10055446A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
DE102016114264B4 (de) Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen
DE112018003666T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE2507366A1 (de) Verfahren zur unterdrueckung parasitaerer bauelemente
DE2718449C2 (de)
DE4310444C2 (de) Schnelle Leistungsdiode
DE3122771A1 (de) &#34;verfahren zur herstellung von sonnenzellen&#34;
DE102004039208B4 (de) Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
DD232138A1 (de) Verfahren zur getterung von verunreinigungen und kristallstoerungen in halbleiterbauelementestrukturen
DE102015114361B4 (de) Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE10361134B4 (de) Verfahren zur Herstellung eines p-Emitters eines IGBTs, einer Anode, einer Diode und einer Anode eines asymmetrischen Thyristors.
DE2755418A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE112021000038T5 (de) Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE2721913A1 (de) Verfahren zur herstellung eines thyristors
EP0130457A1 (de) Halbleiter-Bauelement mit mindestens einem pn-Übergang und mit in der Tiefe der Basisschicht scharf lokalisierten Ionen, Verfahren zu dessen Herstellung und seine Verwendung
EP1969644A1 (de) Verfahren zur herstellung einer solarzelle und solarzelle
DE3339393A1 (de) Verfahren zur herstellung einer unterhalb einer aeusseren hochdotierten zone liegenden n-dotierten zone einer halbleiterstruktur
DE4026797A1 (de) Verfahren zur erzeugung von rekombinationszentren in dem halbleiterkoerper eines halbleiterbauelements

Legal Events

Date Code Title Description
UW Conversion of economic patent into exclusive patent
ENJ Ceased due to non-payment of renewal fee