DD245510A1 - Schaltungsanordnung zur dateneingabe fuer intern gemultiplexte, integrierte schaltkreise - Google Patents

Abstract

Die Erfindung betrifft eine Schaltungsanordung zur Dateneingabe fuer intern gemultiplexte, integrierte Schaltkreise, welche im Bereich der Elektronik anwendbar ist. Das Ziel der Erfindung ist die Realisierung einer einfachen Dateneingabemoeglichkeit fuer intern gemultiplexte, integrierte Schaltkreise, die ohne Datenpufferung und ohne zusaetzlichen Hard- oder Softwareaufwand auskommt. Die Schaltungsanordnung soll den bisher notwendigen Realisierungsaufwand, z. B. durch Wegfall der Datenpuffer, vermindern. Die Aufgabe besteht darin, Daten von einem Eingabegeraet, z. B. Tastatur, dekadensequentiell ohne Zwischenspeicherung nach einem integrierten, intern gemultiplexten Schaltkreis zu ueberfuehren. Dies wird dadurch erreicht, dass eine Torsteuerschaltung die Dateneingabe in dekadenrichtiger Reihenfolge veranlasst. Die Torschaltung wird immer dann aktiviert, wenn Koinzidenz zwischen Multiplexsignal und Statussignal besteht. Das Statussignal liefert ein Statusregister, welches mit jeder Zifferneingabe den Ziffernfolgestatus speichert. Die Erfindung kann im gesamten Bereich der digitalen Schaltungstechnik Anwendung finden. Figur

Description

Hierzu 1 Seite Zeichnung

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur Dateneingabe für intern gemultiplexte, integrierte Schaltkreise, die im Bereich der digitalen Schaltungstechnik anwendbar ist.

Charakteristik der bekannten technischen Lösungen

Es sind in der digitalen Schaltungstechnik vielfältige Schaltungsanordnungen für Dateneingaben bekannt. Als Eingabevorrichtungen dienen dabei sehr unterschiedliche Eingabetastaturen. Bei Aktivierung einer Tastatur gelangen die Eingabedaten in einen sogenannten Datenpuffer, welcher aus mehreren Flipflops, Schieberegistern oder anderen Speichermedien bestehen kann. Sollen die Eingabedaten verarbeitet werden, so können diese Daten mit Hilfe eines Multiplexers auf ein Daten-BUS-System eines Mikro- oder Großrechners gebracht werden. Der Multiplexer übernimmt die Datensteuerung. Er erhält seine Informationen vom Steuer-BUS-System des Rechners oder von externen Ein- und Ausgabegeräten. Der Nachteil solcher Schaltungen besteht darin, daß pro Eingabedekade, je nach Datenverarbeitungsbreite, ein 4- oder 8-Bit-Register zur Verfugung stehen muß. Eine große Verarbeitungsbreite erfordert somit einen großem Umfang an Registern. Diese Register stellen dann den eigentlichen Datenpuffer dar. Es sind auch Schaltungsanordnungen bekannt, bei denen Eingabetasten von Eingabetastaturen schaltungstechnisch matrixförmig verknüpft sind. Jeder Eingabetaste ist eine Matrixverknüpfung und diese einer bestimmten Speicheradresse zugeordnet. Die mit der Tastatur ausgewählte Speicheradresse hat einen bestimmten Code zum Inhalt, welcher der aktivierten Taste entspricht. Eine weitere Datenverarbeitung erfordert zusätzlichen Hard- oder Softwareaufwand.

Ziel der Erfindung

Das Ziel der Erfindung ist die Schaffung einer Schaltungsanordnung für Dateneingaben, welche mit geringem Schaltungsaufwand, ohne Datenpufferung, ohne zusätzlichen Hard- und Softwareaufwand auskommt und somit den bisher notwendigen Realisierungsaufwand mindert.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zu entwickeln, welche Dateneingaben für integrierte Schaltungen ermöglicht, die mit intern gemultiplexter Dateneingabe arbeitet.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Eingabedaten im BCD-Code von einem Eingabegerät über eine Torschaltung oder einen BUS-Treiber zu einem Daten-BUS-System oder direkt zu einer integrierten Schaltung mit intern gemultiplexter Dateneingabe geleitet werden, wobei die Torsteuerung von einer Torsteuerungsschaltung erfolgt, welche die Torschaltung so steuert, daß die Eingabedaten dekadensequentiell zum Daten-BUS geführt werden. Die Torsteuerschaltung wird immer dann aktiv, wenn ein Signal vom Multiplexer mit einem Signal eines Statusregisters koinzident ist. Das Statusregister wird durch das Eingabegerät aktiviert, indem mit jeder Zifferneingabe der Ziffemfolgestatus in Form eines H-Pegels abgespeichert wird, so daß die Reihenfolge der Dateneingabe festgelegt ist, wobei der Status für die erste Zifferneingabe durch einen separat aktivierten Impuls, z. B. Bereitschaftsimpuls, gesetzt werden muß. Möglich ist es, die Torschaltung, Torsteuerschaltung und das Statusregister für Dateneingaben für zwei und mehr Dekaden auszuführen. Die Dateneingaben können auch über externe Daten-BUS-Leitungen erfolgen. Gegebenenfalls kann es vorteilhaft sein, den Datenempfänger als Daten-BUS-System auszuführen, wobei extern erzeugte Multiplexsignale Verwendung finden. Weiterhin ist es möglich, als Statusregister eine Schaltungskombination Binärzähler— Binärdecoder oder einen Komparator einzusetzen.

Ausführungsbeispiel

Die Erfindung soll nachfolgend an einem Ausführungsbeispiel und der zugehörigen Zeichnung näher erläutert werden

Ein vierstelliger Dezimalzähler integrierte Schaltung 4 (IS4) soll voreingestellt werden. Als Eingabegerät wird eine numerische Tastatur 1 verwendet. Vor einer Dateneingabe ist die Taste Eingabebereitschaft EB zu betätigen. Die Betätigung der Taste EB setzt den Ausgang Q1/IS6 auf Η-Pegel. Wird eine Zifferntaste aktiviert, so kann durch die konjunktive Verknüpfung von Q1 /IS6 mit dem Digit D3/IS4 die Daten-BUS-Leitung über IS 2 getort werden. Die höchste Dekade gelangt zum Daten-BUS. Der Abruf vom Daten-BUS kann über die IS3 erfolgen. Am Ende jeder Zifferntastenbetätigung bewirkt der Takt T2 von der Tastatur 1 die Übernahme des Η-Pegels von Qn/IS6nach Qn + 1/IS6. Nach der vierten Zifferneingabe sind alle Q-Ausgänge von IS6 auf L-Pegel. Eine neue Eingabe kann nur durch Taste EB in.der Tastatur 1 eingeleitet werden. Sollen mehrstellige Speicher-oder Zählerschaltkreise kaskadiert werden, so muß die Schaltung für die Und-Verknüpfung IS 5 und die Schaltung für das Statusregister IS 6 um die erforderlichen Digits erweitert werden.

Claims (6)

1. Erfindungsanspruch:

   1. Schaltungsanordnung zur Dateneingabe für integrierte, intern gemultiplexte Schaltkreise, bestehend aus einem Dateneingabegerät, einer Torschaltung, einem integrierten, intern gemultiplexten Schaltkreis odereinem Daten-BUS-System, eine Statusregister sowie einer Torsteuerschaltung, gekennzeichnet dadurch, daß die Eingabedaten vom Dateneingabegerät über eine Torschaltung dekadensequentiell auf ein Daten-BUS-System oder in eine integrierte, intern gemultiplexte Schaltung gelangen, wobei die Torschaltung durch ein Koinzidenzsignal, gebildet aus Multiplex- und Sta.tussignal, aktiviert wird und das Statusregister mit jeder Zifferneingabe den Ziffemfolgestatus abspeichert, wodurch die Reihenfolge der Dateneingabe zwingend ist.
2. 2. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß die Torschaltung, Torsteuerschaltung sowie das Statusregister für Dateneingaben für zwei und mehr Dekaden ausgelegt sind.
3. 3. Schaltungsanordnung nach Punkt !,gekennzeichnet dadurch, daß Dateneingaben über externe Daten-BUS-Leitungen erfolgen. ·
4. 4. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß ein Datenempfänger als Daten-BUS-System ausgelegt ist.
5. 5. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß extern erzeugte Multiplexsignale einsetzbar sind.
6. 6. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß als Statusregister eine Schaltungskombination Binärzähler — Binärdecoder oder ein Komparator einsetzbar ist.