DD247331A1

DD247331A1 - CIRCUIT ARRANGEMENT FOR DETERMINING NONLINEARITIES IN AD-TRANSDUCERS

Info

Publication number: DD247331A1
Application number: DD28759686A
Authority: DD
Inventors: Rainer Ludwig; Frank Winkler
Original assignee: Mittweida Ing Hochschule
Priority date: 1986-03-05
Filing date: 1986-03-05
Publication date: 1987-07-01

Abstract

Die Erfindung bezieht sich auf die Pruefung von AD-Wandlern sowohl beim Hersteller als auch beim Anwender. Die Erfindung ermoeglicht das Erkennen und Berechnen von differentiellen und integralen Nichtlinearitaeten bei AD-Wandlern bei gegenueber anderen Loesungen geringem Aufwand. Die Schaltungsanordnung zur Pruefung von AD-Wandlern beruht auf der Generierung eines Rampensignales mittels Referenzspannungsquelle und Summator, das als Eingangsstimulus fuer den zu pruefenden AD-Wandler dient. Das binaere Ausgangswort des AD-Wandlers wird mit einem vorgegebenen Mustercode verglichen. Im Fall der Abweichung werden ueber eine Logikschaltung die Nummer des fehlerhaften Wandlerzyklus und der fehlerhafte Ausgangscode zwischengespeichert, um anschliessend in einem Mikrorechner durch Vergleich mit dem Mustercode die Nichtlinearitaeten exakt zu berechnen und zur Anzeige zu bringen. Anwendungsgebiete der Erfindung sind alle Pruef- und Messplaetze, zu deren Aufgaben die Pruefung von AD-Wandlern gehoert.The invention relates to the testing of AD converters both by the manufacturer and the user. The invention makes it possible to detect and calculate differential and integral non-linearities in AD converters compared to other low-cost solutions. The circuit arrangement for testing AD converters is based on the generation of a ramp signal by means of reference voltage source and summator, which serves as an input stimulus for the AD converter to be tested. The binary output word of the AD converter is compared with a predetermined pattern code. In the case of the deviation, the number of the faulty converter cycle and the faulty output code are temporarily stored by way of a logic circuit, in order then to precisely calculate the non-linearities in a microcomputer by comparison with the sample code and to display them. Fields of application of the invention are all test and measurement stations, whose tasks include the testing of AD converters.

Description

Field of application of the invention

Die Erfindung bezieht sich auf die automatische Prüfung und die Ermittlung von differenziellen und integralen Nichtlinearitäten bei AD-Wandlern.The invention relates to the automatic testing and determination of differential and integral nonlinearities in AD converters.

Characteristic of the known technical solutions

Bekannt sind Schaltungsanordnungen, die eine Rekonstruktion des Ausgangssignals mittels hochauflösender DA-Wandler vornehmen. Problematisch ist bei hochauflösenden zu prüfenden AD-Wandlern, daß ein um mindestens 2 Bit genauerer DA-Wandler zur Verfügung stehen muß.Circuit arrangements are known which carry out a reconstruction of the output signal by means of high-resolution DA converters. The problem with high-resolution AD converters to be tested is that a DA converter which is more accurate by at least 2 bits must be available.

Stuart, R. M. „Getting the best from A/D converter" Electronic Design, New York 30 (1982) 4 S. 191-199 Eine andere Schaltungsanordnung beruht auf dem Test mittels Referenz-AD-Wandler. Ein Präzisions-AD-Wandler wird als Vergleichselement verwendet, und die so erhaltenen Ausgangscodes der parallel arbeitenden Wandler werden softwaremäßig ausgewertet. Das Problem besteht auch hier in den hohen Anforderungen an den Referenz-AD-Wandler. Pretzl, G. „Messen der Fehlerraten in Analog/Digital-Umsetzern" nachrichtenelektronik36 (1982) 1 S.24-29 Eine weitere Schaltungsanordnung basiert auf der Untersuchung des zu prüfenden AD-Wandlers unter statistischen Gesichtspunkten. Dabei wird der Eingang des zu prüfenden AD-Wandlers mit einem Rauschsignal beaufschlagt, dessen Verteilungscharakteristik bekannt ist. Nach hinreichend langer Prüfzeit muß die statistische Verteilung der Häufigkeit der digitalen Ausgangsworte der Verteilung des Eingangsrauschsignals entsprechen. Abweichungen davon kennzeichnen Fehler in der Linearität der Wandlerkennlinie. Monotoniefehler werden nicht erkanntStuart, RM "Getting the best from A / D converter" Electronic Design, New York 30 (1982) 4 pp. 191-199 Another circuit arrangement is based on the test by means of reference AD converter Pretzl, G. "Measuring the Error Rates in Analog-to-Digital Converters" nachrichtenelektronik36 (The measurement of the error rates in analog-to-digital converters is a software problem.) The problem here is the high demands on the reference AD converter. 1982) 1 p.24-29 A further circuit arrangement is based on the examination of the AD converter to be tested from a statistical point of view. In this case, the input of the AD converter to be tested is subjected to a noise signal whose distribution characteristic is known. After a sufficiently long test time, the statistical distribution of the frequency of the digital output words must correspond to the distribution of the input noise signal. Deviations from this characterize errors in the linearity of the transformer characteristic. Monotone errors are not detected

Lüdge, A. „Verfahren zur Testung von AD-Wandlern" Wirtschaftspatent DDR 1978/DD 207699 Lüdge, A. "Method for testing AD transducers" Wirtschaftspatent DDR 1978 / DD 207699

Object of the invention

Ziel der Erfindung ist die Feststellung von differentiellen und integralen Nichtlinearitäten bei der Prüfung von AD-Wandlern mit geringem Aufwand und hoher Genauigkeit. Erfindungsgemäß wird das dadurch erreicht, daß mittels Referenzspannungsquelle und Summator ein Rampensignal erzeugt wird, das als Eingangsignal für den zu prüfenden AD-Wandler dient. Das Ausgangssignal des AD-Wandlers wird mit einer gespeicherten Digitalrampe verglichen und ausgewertet.The aim of the invention is the detection of differential and integral nonlinearities in the testing of AD converters with little effort and high accuracy. According to the invention this is achieved in that a ramp signal is generated by means of reference voltage source and summator, which serves as an input signal for the AD converter to be tested. The output signal of the AD converter is compared with a stored digital ramp and evaluated.

-2- Z47 331-2- Z47 331

Explanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Ermittlung von differentiellen und integralen Nichtlinearitäten zu entwickeln, die durch niedrigen Aufwand und hohe Genauigkeit gekennzeichnet ist. Erfindungsgemäß wird das dadurch erreicht, daß eine Referenzspannungsquelle 1 mit einer Spannung, die gleich der des LSB des zu prüfenden AD-Wandlers 3 ist, mit einem Summator 2 verbunden ist. Nach jedem Takt, den der Taktgenerator 4 erzeugt, wird die Summatorausgangsspannung um den Betrag der von der Referenzspannungsquelle 1 bereitgestellten Spannung erhöht. Der Ausgang des η-Bit breiten AD-Wandlers 3 ist mit dem ersten Eingang des Digitalkomparators 5 und einem n-Bit breiten Zwischenspeicher 6 verbunden. Der Taktgenerator 4 steuert den Zähler 7 an, derausgangsseitig mit dem Adreßdecoder 8 gekoppelt ist. Der Adreßdecoder 8 decodiert die Adressen des EPROMS 9, auf dessen Speicherplätzen in steigender Folge lückenlos (n + 2)-Bit breite Werte einer Rampenfunktion abgelegt sind, die während der Prüfung ausgelesen werden und auf den zweiten Eingang des Digitalkomparators 5 gelangen. Dabei werden die zwei niedrigwertigsten Bit des (n + 2)-Bit breiten Wertes der im EPROM 9 abgelegten Werte beim Vergleich vernachlässigt.The invention has for its object to develop a circuit arrangement for the determination of differential and integral nonlinearities, which is characterized by low cost and high accuracy. According to the invention this is achieved in that a reference voltage source 1 is connected to a summator 2 with a voltage which is equal to that of the LSB of the AD converter 3 to be tested. After each clock generated by the clock generator 4, the summator output voltage is increased by the amount of voltage provided by the reference voltage source 1. The output of the η-bit-wide AD converter 3 is connected to the first input of the digital comparator 5 and an n-bit wide latch 6. The clock generator 4 controls the counter 7, which is the output side coupled to the address decoder 8. The address decoder 8 decodes the addresses of the EPROM 9, on whose memory locations gapless (n + 2) -bit wide values of a ramp function are stored in ascending order, which are read out during the test and arrive at the second input of the digital comparator 5. In this case, the two least significant bits of the (n + 2) -bit wide value of the values stored in the EPROM 9 are neglected in the comparison.

Ist der Vergleich der vom AD.-Wandler 3 und vom EPROM 9 gelieferten Werte erfolgt, gibt der Komperator 5 bei Nichtübereinstimmung ein Signal, das nachfolgend ausgewertet wird. Dieser Impuls gelangt zum Zähler 10, der mit dem Adreßdecoder 11 verbunden ist. Der Adreßdecoder 11 adressiert parallel RAM 12 und RAM 13. Der Ausgangsimpuls des Digitalkomparators gelangt zu Tor 14 und parallel dazu zu Tor 15. Am zweiten Eingang von Tor 14 liegt der Ausgang des als Zwischenspeicher dienenden Schieberegisters 6. Am zweiten Eingang von Tor 14 liegt der Ausgang von Zähler 7, der den Takt zählt. Im Falle der Nichtübereinstimmung der Eingangswerte des Digitalkomperators 5 und einem daraufhin generierten Ausgangsimpuls, der als Torimpuls genutzt wird, werden im RAM 13 die Nummer des Taktes, in dem der zu prüfende AD-Wandler 3 fehlerhaft arbeitet und im RAM 12 das fehlerhafte Ausgangwort des AD-Wandlers 3, das in diesem Moment geliefert wird, gespeichert. Ein Mikrorechner 16 ist in der Lage, die beiden die Abweichungen des AD-Wandlers registrierenden RAMs 12 und 13 auszulesen und mit den im EPROM 9 gespeicherten Soll-Werten zu vergleichen. Aus diesen Vergleichen können sämtliche Nichtlinearitäten erkanntwerden und in der Anzeige 17zur Auswertung gebracht werden.If the comparison of the values supplied by the AD converter 3 and the EPROM 9 has taken place, the comparator 5 outputs a signal in the event of a mismatch, which signal is subsequently evaluated. This pulse reaches the counter 10, which is connected to the address decoder 11. The address decoder 11 addresses in parallel RAM 12 and RAM 13. The output pulse of the digital comparator arrives at gate 14 and parallel to gate 15. At the second input of gate 14 is the output of serving as a buffer shift register 6. The second input of gate 14 is the Output from counter 7, which counts the clock. In the case of the mismatch of the input values of the digital comparator 5 and a subsequently generated output pulse, which is used as a gate pulse, the number of the clock in which the AD converter to be tested 3 operates incorrectly and in the RAM 12, the erroneous output word of the AD Converter 3 delivered at this moment stored. A microcomputer 16 is able to read out the two RAMs 12 and 13 registering the deviations of the AD converter and to compare them with the desired values stored in the EPROM 9. From these comparisons, all nonlinearities can be detected and displayed in the display 17.

Claims

Invention claim:

1. The invention Circuit arrangement for the detection of non-linearities in AD converters is characterized in that

- A reference voltage source (1) having a voltage which is equal to that of the LSB of the AD converter to be tested (3), with a summer (2) is connected and its output voltage after each clock supplied by the clock generator (4) by the amount the voltage supplied by the reference voltage source (1) is increased so that a digital ramp with a step size of one LSB is produced at the summator output, which serves as an input signal for the AD converter (3) to be tested;

The output of the η-bit wide AD converter (3) is connected to the first input of the digital comparator (5) and to the η-bit wide shift register (6) serving as a buffer;

- The clock generator (4) drives a counter (7), which is the output side coupled to the address decoder (8) and serves to decode the addresses of the EPROM (9), in its memory locations in succession gapless (n + 2) - Bit wide values of a ramp function are stored, which are read during the test and reach the second input of the digital comparator (5);

- During the comparison in the digital comparator (5) the two least significant bits of the (n + 2) bit wide value of the data words stored in the EPROM (9) are neglected and in case of the mismatch of the two input signals at the digital comparator (5) at the output thereof subsequently to be evaluated pulse is generated;

- The pulse supplied by the digital comparator (5) is used as a gate pulse and so each on an input of the gates (14) and (15) passes, the second input of the gate (15) with the output of the clock generator (4) delivered Clock counting counter (7) is connected;

- The gate pulse from the digital comparator (5) reaches the counter (10) which controls the address decoder (11), which in parallel RAM (12) and RAM (13) addressed, so that in the RAM (.13) d the number of the clock in which the AD converter (3) to be tested malfunctions and the erroneous output word of the AD converter (3) delivered at that moment is stored in the RAM (12);

- The microcomputer (16) reads out the two registering the deviations RAM (12) and (13), compared with the setpoints stored in the EPROM (9) and recognizes from this comparison all non-linearities, which then brought in the display (17) for evaluation become.

2. Circuit arrangement according to item 1, characterized in that the reference voltage source (1) can also supply a Vk large part of the LSB voltage, K being integer and the clock frequency at the input of the reference voltage source (1) K times greater than the entire other System, so that in a system clock K times the output of the reference voltage source (1) is increased by the ¹ / K-fold part of the LSB voltage.

For this 2 pages drawings