DD247336A1 - Schaltungsanordnung fuer den test von ad-wandlern auf missing-codes - Google Patents

Abstract

Die Erfindung bezieht sich auf den Test von AD-Wandler-Ausgangssignalen auf Missing-codes bei Herstellern und Anwendern. Die Erfindung ermoeglicht die Feststellung und genaue Bezeichnung von Missing-codes bei AD-Wandlern, wobei der dazu notwendige geraetetechnische Aufwand gering ist. Die n Ausgaenge des ADC-DUT werden geteilt in die n 2 hoeherwertigen und die n 2 niederwertigen Ausgaenge. Die so zusammengefassten zwei Gruppen von ADC-DUT-Ausgaengen liefern Digitalworte in einer Breite von n 2 Bit. Diese Ausgangsworte werden in den BCD-Code gewandelt. Ein sich anschliessender Logikcoder ermoeglicht, dass mit den Ausgangsworten ein RAM derart beschrieben wird, dass das Vorhandensein der einzelnen moeglichen Codekombinationen bei Erregung des ADC-DUT durch ein Full-scale-Signal registriert wird.

Description

V 2 ' :8 Speicherblöcke mit einerTiefe von jeweils 2 Speicherzellen als Y-Achse und jeweils 8 Bit in X-Richtung in X-Richtung für je einen Speicherblock.

Hierzu 2 Seiten Zeichnungen '

Anwendungsgebiet der Erfindung

Die Erfindung beinhaltet eine Schaltungsanordnung für die schnelle und zuverlässige Prüfung von AD-Wandlern auf Missingcodes und kann sowohl von Herstellern der AD-Wandler als auch von Anwendern zur Ermittlung dieses typischen Wandlerfehlers ausgenutzt werden.

Charakteristik der bekannten technischen Lösungen

Die Verwendung linearerTestrampen ist die am häufigsten verwendete Lösung. Als ADC-DUT-Stimulus wird eine lineare Rampe verwendet, als deren Äquivalent an den Digitalausgängen des ADC-DUT eine binäre Rampe erscheint. Diese Rampe wird auf Nichtlinearitäten und Missingcodes untersucht. Außerordentlich problematisch ist die Generierung einer hochpräzisen Eingangsrampe.

Schildwach, B., Stroezel, K.-H.: „Abgleich und Prüfen von AD- und DA-Umsetzern", rfe, Berlin 27 (1978) 7, S.425ff.

Eine andere Lösung beruht auf der Verwendung eines Referenz-ADC's. Der Referenz-ADC und der ADC-DUT sind parallel geschaltet und werden mit demselben Full-scale-Prüfsignal beaufschlagt. Ein Digitalkomparator vergleicht die Ausgangsworte beider ADCs und stellt so Abweichungen, u.a. auch Missingcodes, fest. Pretzl, G.: „Messen der Fehlerraten in Analog/Digital-Umsetzern" nachrichten elektronik, 36 (1982) 1, S.24ff.

Bei der Lösung unter Verwendung der Methode der vollständigen Rekonstruktion wird ein ADC-DUT mit einem Full-scale-Signal beaufschlagt. Ein um mindestens zwei Bit genauerer DAC wandelt das ADC-DUT-Ausgangssignal in ein Analogsignal zurück.

Dieses Signal und das ursprüngliche Eingangssignal des ADC-DUT werden in einem Analogkomparator verglichen. Somit sind Linearitätsfehler inklusiv Missingcodes feststellbar.

Stuart, R. M.: „Getting the best from A/D converter", Electronic Design, New York, 30 (1982) 4, S. 191-199.

Ziel der Erfindung

Das Ziel der Erfindung besteht darin, bei geringem materiell-technischen Aufwand die Untersuchung von AD-Wandlern auf Missingcodes schnell und zuverlässig zu gewährleisten.

Darlegung des Wesens der Erfindung

Der Eingang des ADC-DUT 2 wird von einem Full-scale-Generator 1 derart angesteuert, daß bei einem idealen ADC-DUT alle möglichen binären Code-Kombinationen am Ausgang erscheinen. Der η Bit breite Ausgang des ADC-DUT 2 wird geteilt: Die

— höherwertigen Digitalausgänge werden zusammengefaßt und gelangen zu einem Digital-BCD-Wandler 3, die —

niederwertigen Digitalausgänge werden ebenfalls zusammengefaßt und gelangen zu einem Digital-BCD-Wandler 4. Die Ausgänge beider Digital-BCD-Wandler 3 und 4 gelangen jeweils zu einem Logik-Coder 5 und 6. Die Logik-Coder 5 und 6 realisieren die Aufarbeitung der von den Digital-BCD-Wandlern 3 und 4 gelieferten Signale derart, daß mit den von den

Logik-Codern 5 und 6 gelieferten Signalen ein RAM 7 matrixartig beschrieben werden kann. Nach Beendigung der Prüfsignaleinspeisung überprüft ein Mikrorechner 8 den Speicherinhalt des RAM 7, um bei entsprechend festgestellten Missingcodes durch eine Decodierung genau den oder die fehlenden ADC-Ausgangscodes anzugeben. Bezogen auf einen 8 Bit breiten RAM 7 ist die Speichermatrix aufgebaut als

¹T¹

2 / :8 Speicherblöcke mit einerTiefe von jeweils 2 Speicherzellen. Die Organisation des Einschreibens übernehmen die Coder 5 und 6. Das Auslesen und die Decodierung übernimmt der Mikrorechner 8. Aufgabe der Erfindung ist es, durch matrizenartiges Beschreiben eines Massespeichers einen zu prüfenden ADC auf Missingcodes zu untersuchen. ^

Ausführungsbeispiel .

Der 14-Bit-ADU (IS1) wird vom Generator mit einem Full-scale-Signal beaufschlagt. Die Ausgänge des ADU (IS1) werden geteilt in die 7 höherwertigen und in die 7 niederwertigen. Beide Ausgangs-Signal-Gruppen werden von je einem Codierer (IS2, IS3) vom Dual-in den BCD-Code umgeformt. Ein sich anschließender Decodierer (IS4, IS 5) besorgt die Adreßdecodierung für den zu beschreibenden RAM (IS8). Das EOC-Signal des ADU gelangt zu einem Oktalzähler (IS6), dessen Übertrag den Eingang eines Seriell-Parallel-Schieberegisters (IS7) ansteuert. Die Ausgänge des Schieberegisters (IS7) steuern die Eingänge des RAM (IS8) an. Die Ausgänge des RAM (IS8) sind an eine PIO (IS9), Port B angeschlossen. Port A der PIO (IS9) dient zur Ausgabe der Adreßdecodierung für das Auslesen des RAM (IS8) nach beendetem Prüfzyklus. Die PIO (IS9) steuert ein Mikrorechnersystem K1520an. -

Claims (4)

1. Erfindungsanspruch:

   1. Schaltungsanordnung für den Test von AD-Wandlern auf Missingcodes ist, gekennzeichnet dadurch, daß ein Full-scale-Generator (1) den ADC-DUT (2) so ansteuert, daß alle möglichen binären Code-Kombinationen am Ausgang eines idealen ADC-DUT erscheinen; der η Bit breite Ausgang des ADC-DUT (2) geteilt —

   wird in die — höherwertigen Digitalausgänge, die den Digital-BCD-Wandler (3) ansteuern und in die — niederwertigen

   Digitalausgänge, die den Digital-BCD-Wandler (4) ansteuern; der Digital-BCD-Wandler (3) verbunden ist mit dem Logik-Coder (5), der Digital-BCD-Wandler (4) verbunden ist mit dem Logik-Coder (6), wobei die Logik-Coder (5) und (6) die von den Digital-BCD-Wandlern (3) und (4) gelieferten Signale derart codieren, daß der RAM (7) matrixartig beschrieben werden kann; nach Beendigung der Prüfsignaleinspeisuhg ein Mikrorechner (8) den Speicherinhalt des RAM (7) auf Missingcodes überprüft und die entsprechend fehlerhafte ADC-DUT-Ausgangscodekombination angibt.
2. 2. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß die Digital-BCD-Wandler (3) und (4), Coder (5) und (6) von einem Mikrorechner realisiert werden können.
3. 3. Schaltungsanordnung nach Punkt 1 und 2, dadurch gekennzeichnet, daß der RAM (7) durch einen anderen matrixförmig beschreibbaren Speicher ersetzt werden kann.
4. 4. Schaltungsanordnung nach Punkt 1,2, und 3, gekennzeichnet dadurch, daß, bezogen auf einen 8 Bit breiten RAM (7), die Speichermatrix aufgebaut ist als