DD250011A1 - Schaltungsanordnung zum decodieren eines stellenbewerteten codes - Google Patents
Schaltungsanordnung zum decodieren eines stellenbewerteten codes Download PDFInfo
- Publication number
- DD250011A1 DD250011A1 DD29116686A DD29116686A DD250011A1 DD 250011 A1 DD250011 A1 DD 250011A1 DD 29116686 A DD29116686 A DD 29116686A DD 29116686 A DD29116686 A DD 29116686A DD 250011 A1 DD250011 A1 DD 250011A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- counter
- circuit arrangement
- code
- decoding
- circuit
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
Die Erfindung betrifft eine Schaltungsanordnung zum Decodieren eines stellenbewerteten Codes mit Hilfe eines Schaltwerks. Das erfindungsgemaesse Schaltwerk benoetigt keine speziellen Differenzierglieder und laesst sich mit hoeherintegrierten Schaltkreisen realisieren. Erfindungsgemaess sind fuer technische Realisierung nur zwei Zaehler und zwei UND-Schaltungen erforderlich.
Description
Hierzu 1 Seite Zeichnungen
Die Erfindung betrifft eine Schaltungsanordnung zum Decodieren eines stellenbewerteten Codes mit Hilfe eines Schaltwerkes.
Zum Decodieren eines stellenbewerteten Codes können entweder Schaltnetze oder Schaltwerke verwendet werden.
Es ist bekannt, zur Erfüllung hoher Anforderungen an die Sicherheit Schaltungsanordnungen zweikanalig zu realisieren. Die prozeßabhängige Fehlererkennung erfolgt mit Hilfe von Überwachungsgliedern, die die ordnungsgemäße Arbeitsweise überprüfen. Alle redundand aufgebauten Strukturen haben den Nachteil, daß gleichartige Fehler in den beiden Kanälen mit den Mitteln der prozeßabhängigen Fehlererkennung nicht erkannt werden können.
Damit gleichartige Fehler nicht entstehen können, wurden die beiden Kanäle unterschiedlich z. B. als Schaltnetz- bzw. als Schaltwerk realisiert.
Die bisher für den Anwendungsfall als Schaltwerk bekannte Schaltungsanordnung besitzt den Nachteil, daß für die Kettenschaltung von Differenziergliedern eine spezieile Dimensionierung erforderlich ist.
Darüber hinaus ist das bekannte Schaltwerk nicht für den Einsatz von integrierten Schaltkreisen mit höherem Integrationsgrad geeignet.
Das Ziel der Erfindung besteht darin, eine Schaltungsanordnung zum Decodieren eines stellenbewerteten Codes mit Hilfe eines Schaltwerks zu schaffen, welche die vorstehend genannten Mängel nicht besitzt.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Decodieren eines stellenbewerteten Codes mit Hilfe eines Schaltwerks anzugeben, welches keine speziellen Differenzierglieder benötigt und darüber hinaus die Anwendung höherintegrierter Schaltkreise zuläßt.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein Setzsignal und ein negiertes Taktsignal an eine erste UND-Schaltung angeschlossen sind, deren Ausgang mit den Setzeingängen eines ersten und zweiten Zählers verbunden ist, daß das zu decodierende Codewort den Dateneingängen des ersten Zählers zugeführt wird, daß ein Taktsignal und ein Entleih-Ausgang des ersten Zählers mit einer zweiten UND-Schaltung verbunden sind, deren Ausgang an die Takteingängen der beiden Zähler angeschlossen ist und daß das decodierte Codewort im (1 ausn)-Codean den Ausgängen des zweiten Zählers zu dem Zeitpunkt abnehmbar ist, in dem der Entleih-Ausgang des ersten Zählers den Wert NULL annimmt.
In zweckmäßiger Weiterbildung ist die Erfindung dadurch gekennzeichnet, daß der erste Zähler als Rückwärtszähler und der zweite Zähler als Ringzähler ausgebildet ist.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels erläutert. In den zugehörigen Zeichnungen zeigen:
Fig. 1: die erfindungsgemäße Schaltungsanordnung Fig.2: ein Impulsdiagramm
Die Schaltungsanordnung nach Fig. 1 besteht aus zwei Zählern CT1,CT2 und zwei UND-Schaltungen U1, U2. Ein Setzsignal Sx und ein negiertes Taktsignal Tx sind an eine erste UND-Schaltung U1 angeschlossen, deren Ausgang mit den Setzeingängen S eines ersten und zweiten Zählers CT1, CT2 verbunden ist.
Das zu decodierende Codewort x3,x2,x1,xO wird den Dateneingängen E 3, E 2, E 1, EO des ersten Zählers CT1 zugeführt.
Ein Taktsignal Tx und ein Einleih-Ausgang b des ersten Zählers CT1 sind mit einer zweiten UND-Schaltung U 2 verbunden, deren Ausgang an die Takteingänge T der beiden Zähler CT 1,CT2 angeschlossen ist. Das decodierte Codewort im (1 ausn)-Codeistan den Ausgängen QO, Q1 ...Q15 des zweiten Zählers CT2 zu dem Zeitpunkt abnehmbar, in dem der Entleih-Ausgang b des ersten Zählers CT1 den Wert NULL annimmt.
Der erste Zähler CT1 ist als Rückwärtszähler und der zweite Zähler CT2 ist als Ringzähler ausgebildet.
Nach der Beschreibung der Struktur der erfindungsgemäßen Schaltungsanordnung nach Fig. 1 soll nun deren Wirkungsweise anhand des Impulsdiagramms nach Fig.2 erläutert werden.
Im Impulsdiagramm nach Fig. 2 sind das Taktsignal Tx, die Signale an den Ausgängen Q1, Q 2, Q3,b des ersten Zählers CT1 und die Signale an den Ausgängen QO, Q1, Q2, Q3 des zweiten Zählers CT2 dargestellt.
Im Übernahmezeitpunkt tu 1 wird das Codewort OO11 im 8-, 4-, 2-, 1-Code in den ersten Zähler CT1 geladen.
Im Übernahmezeitpunkt tu 2 bzw. tu3 handelt es sich um das Codewort 0010 bzw. 0111.
Durch den Entleih-Ausgang b wird die UND-Schaltung U 2 so gesteuert, daß die Anzahl der passierten Impulse dem Gewicht des zu decodierenden Codeworts entspricht.
Nach dem ersten Übernahmezeitpunkt tu 1 sind es also drei, nach dem zweiten Übernahmezeitpunkt tu 2 zwei und nach dem dritten Übernahmezeitpunkttü3 sieben Impulse.
Sobald der Entleih-Ausgang b des ersten Zählers CT1, nach dem Übernahmezeitpunkt tu 1, tu 2, tu 3 das erste Mal den Wert NULL annimmt, kann das decodierte Codewort im (1 aus n) Code an den Ausgängen QO, Q1 ...Q15 des zweiten Zählers CT2 abgenommen werden. Im vorliegenden Beispiel sind also nacheinander die Ausgänge Q3, Q2 und Q7 des zweiten Zählers CT2 aktiviert.
Claims (2)
1. Schaltungsanordnung zum Decodieren eines stellenbewerteten Codes mit Hilfeeines Schaltwerks, gekennzeichnet dadurch, daß ein Setzsignal (Sx) und ein negiertes Taktsignal (Tx) an eine erste UND-Schaltung (U 1) angeschlossen sind, deren Ausgang mit den Setzeingängen (S) eines ersten und zweiten Zählers (CT 1, CT2) verbunden ist, daß das zu decodierende Codewort (x3, x2, x1,x0) den Dateneingängen (E2,E2,E1,E0) des ersten Zählers CTD zugeführt wird, daß ein Taktsignal (Tx) und ein Entleih-Ausgang (b) des ersten Zählers (CT 1) mit einer zweiten UND-Schaltung (U2) verbunden sind, deren Ausgang an die Takteingänge (T) der beiden Zähler (CT1, CT2) angeschlossen ist und
daß das decodierte Codewort im (1 aus n)-Code an den Ausgängen (QO, Q1 ...Q15) des zweiten Zählers (CT2) zu dem Zeitpunkt abnehmbar ist, in dem der Entleih-Ausgang (b) des ersten Zählers (CTD den Wert NULL annimmt.
2. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß der erste Zähler (CTD als Rückwärtszähler und der zweite Zähler (CT2) als Ringzähler ausgebildet ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD29116686A DD250011A1 (de) | 1986-06-10 | 1986-06-10 | Schaltungsanordnung zum decodieren eines stellenbewerteten codes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD29116686A DD250011A1 (de) | 1986-06-10 | 1986-06-10 | Schaltungsanordnung zum decodieren eines stellenbewerteten codes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD250011A1 true DD250011A1 (de) | 1987-09-23 |
Family
ID=5579820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD29116686A DD250011A1 (de) | 1986-06-10 | 1986-06-10 | Schaltungsanordnung zum decodieren eines stellenbewerteten codes |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD250011A1 (de) |
-
1986
- 1986-06-10 DD DD29116686A patent/DD250011A1/de not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DD230948A1 (de) | Schaltungsanordnung zur ueberwachung eines mikroprozessors | |
| DD250011A1 (de) | Schaltungsanordnung zum decodieren eines stellenbewerteten codes | |
| EP0167849B1 (de) | Digitales Signalübertragungssystem, insbesondere für Satelliten-Rundfunk | |
| EP0029216B1 (de) | Datenübertragungseinrichtung mit Pufferspeicher und Einrichtungen zur Sicherung der Daten | |
| EP0003232A1 (de) | Schaltungsanordung zum Umwandeln von Binärinformationen mittels Kontrollbits | |
| DE3104762A1 (de) | System zur binaeren datenuebertragung | |
| DE2525533C2 (de) | Einrichtung zum Decodieren eines Code | |
| DE2808320A1 (de) | Schaltungsanordnung zur ermittlung von uebertragungsfehlern in einem digitalen nachrichtensystem | |
| CH674689A5 (de) | ||
| DE2045540B2 (de) | Nichtlinearer Kodierer und nichtlinearer Dekoder | |
| DE2624101C3 (de) | Decodierverfahren für einen HDB-Decoder | |
| DE2734302B2 (de) | Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge | |
| DE2407285B1 (de) | Verfahren und Einrichtung zur Wortsynchronisation bei der digitalen,seriellen Datenuebertragung | |
| DE2010556C (de) | Schaltungsanordnung zur numerischen Steuerung mit einer Pantatsprufschaltung und Kodefahlererkennung | |
| DE2226583C3 (de) | Fehlersicheres inkrementales Meßverfahren für Waagen | |
| DE19520685A1 (de) | Verfahren zur Decodierung von mit einem RDS-Empfänger empfangenen Datenblöcken | |
| DE2052814C3 (de) | Redundante Frequenzteilerkette | |
| DE2026516C3 (de) | Anordnung zur Verarbeitung der Lesesignale, die von einem mehrspurigen Magnetband abgelesen werden | |
| DE1449906B2 (de) | ||
| EP0012794A1 (de) | Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale | |
| EP0176685A2 (de) | Verfahren zum Ermitteln der laufenden digitalen Summe eines seriellen Datensignales | |
| DE2403392A1 (de) | Verfahren zur uebertragung und ueberwachung eines redundanten (r aus n)-code in fernmelde-, insbesondere fernsprechanlagen | |
| DE2247540A1 (de) | Schutzschaltung fuer ringzaehler | |
| DD279968A1 (de) | Schaltkreis zur anpassung von wortbreite, geschwindigkeit und kodedistanz fuer fehlererkennung und einzelfehlerkorrektur | |
| DE1937568A1 (de) | Leitungsempfaenger fuer eine zweikanalige antivalente Signale fuehrende UEbertragungsstrecke |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |