DD252484A1

DD252484A1 - Schaltungsanordnung zur ueberwachung einer betriebsspannung

Info

Publication number: DD252484A1
Application number: DD29351786A
Authority: DD
Inventors: Udo Baumgaertel; Bernd Opitz
Original assignee: Werkzeugmasch Okt Veb
Priority date: 1986-08-08
Filing date: 1986-08-08
Publication date: 1987-12-16

Abstract

Schaltungsanordnung zur Ueberwachung einer Betriebsspannung, insbesondere von CMOS-Speicherbausteinen, dazu ist vorgesehen, dass ein Schwellwertschalter beim Unterschreiten eines Mindestwertes der Betriebsspannung ein Signal bildet, mit dem ein erster Transistorschalter eine Trennung der Verbindung zwischen der Betriebsspannungsquelle und dem Stromversorgungsanschluss der Speicherbausteine realisiert und ein zweiter Transistorschalter der als sperrbarer Negator arbeitet, die Bildung eines Signales zur Aktivierung der Speicherbausteine verhindert. Fig. 1

Description

Hierzu 1 Seite Zeichnungen

Anwendungsgebiet der Erfindung

Rechnersysteme mit Speichern, insbesondere mit Speicherbausteinen in CMOS-Technik benötigen zur Erhaltung der Daten im Speicher eine sogenannte Pufferspannungsquelle. Wird im Rechnersystem die Betriebsspannungsquelle abgeschaltet bzw. unterschreitet deren Spannung einen Mindestwert, so übernimmt die Pufferspannungsquelle, die vorzugsweise durch einen Akku oder einer Batterie realisiert wird, die Stromversorgung der Speicherbausteine. Dabei muß, um eine Entladung der Pufferspannungsquelle über die Betriebsspannungsquelle zu verhindern, die Verbindung Betriebsspannungsquelle — Stromversorgungsanschluß der Speicherbausteine rückwirkungsfrei getrennt werden.

Damit nur definiert Daten in die Speicherbausteine geschrieben werden können, sollten bei Unterschreitung eines Mindestwertes der Betriebsspannung die Speicherbausteine z. B. über ihren Chip-ENABLE-Eingang gesperrt werden. Dazu wird eine Schaltungsanordnung zur Überwachung einer Betriebsspannung verwendet, die bei Abschaltung der Betriebsspannungsquelle bzw. bei Unterschreitung deren Spannung unter einen Mindestwert die Betriebsspannungsquelle rückwirkungsfrei vom Stromversorgungsanschluß der Speicherbausteine trennt und die Bildung eines Signales zur Aktivierung der Speicherbausteine verhindert.

Charakteristik der bekannten technischen Lösungen

Für diesen Anwendungsfall sind durch die DE-PS 3311258 und die DD-PS 216546 Schaltungsanordnungen bekanntgeworden, denen ein hoher schaltungstechnischer Aufwand anhaftet, der bedingt ist durch den Einsatz von separaten Schwellwertschaltern zur Realisierung folgender Funktionen:

—Trennen der Verbindung Betriebsspannungsquelle — Stromversorgungsanschluß der Speicherbausteine; — Verhindern der Bildung eines Signales zur Aktivierung der Speicherbausteine.

Des weiteren ist bei diesen Schaltungsanordnungen zur Einhaltung einer geringen Toleranz der Umschaltschwellen und der Schaltfolge ein Einzelabgleich bzw. eine Einzelprogrammierung der Schwellwertschalter erforderlich.

Ziel der Erfindung

Essoll der schaltungstechnische Aufwand reduziert und die angeführten Nachteile beseitigt werden, um dadurch Schaltungsanordnungen dieser Art ökonomischer zu gestalten. ,

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Überwachung einer Betriebsspannung, insbesondere für Speicherbausteine in CMOS-Technik zu schaffen, die gegenüber bekannten technischen Lösungen mit einer geringen Anzahl elektronischer Bauelemente und einem geringeren Abgleichaufwand auskommt, und die bei abgeschalteter Betriebsspannungsquelle die Pufferspannungsquelle nur mit einer sehr geringen Stromaufnahme belastet. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein Schwellwertschalter beim Unterschreiten eines Mindestwertes der Betriebsspannung ein Signal bildet, mit dem ein erster Transistorschalter eine Trennung der Verbindung zwischen Betriebsspannungsquelle und Stromversorgungsanschluß der Speicherbausteine realisiert und ein zweiter Transistorschalter die Bildung eines Signales zur Aktivierung der Speicherbausteine verhindert, wobei durch die Art der Ankopplung der beiden Transistorschalter an den Schwellwertschalter gegeben ist, daß der zweite Transistorschalter die Bildung des Signales zur Aktivierung der Speicherbausteine sicher verhindert, bevor der erste Tansistorschalter die Verbindung zwischen Betriebsspannungsquelle und Stromversorgungsanschluß der Speicherbausteine trennt.

Ausführungsbeispiel

An Hand eines Ausführungsbeispieles sei die Erfindung näher erläutert.

Die zugehörigen Zeichnungen zeigen:

Fig. 1: Schaltplan der erfindungsgemäßen Schaltungsanordnung,

Fig.2: Darstellung der zeitlichen Abhängigkeit der Spannung am Stromversorgungsanschluß der Speicherbausteine und des Signales zur Aktivierung der Speicherbausteine von der Betriebsspannung.

Unterschreitet die Betriebsspannung U_B einen Wert der kleiner ist als die Summe der Z-Spannung von V₁ und der Basis-Ermitter-Spannung von V₂, dann wird V₂ stromlos. Da über die Kollektor-Ermitter-Strecke von V₂ in seinem stromführenden Zustand der Basisstrom von V₃ und der Ermitterstrom von V₄fließen, werden im stromlosen Zustand von V₂ auch V₃ und V₄ stromlos, welches eine Trennung der Verbindung Ub-Us und das Ansteigen des Pegels des Signales CS auf den Wert der Spannung Us, unabhängig vom Pegel des Signales CS, bewirkt.

Beim Übergang vom stromführenden zum stromlosen Zustand von V₂ steigt die Kollektor-Ermitter-Spannung von V₂ an, welches zu einer Verringerung des Übersteuerungsfaktors von V₃ und bei weiterem Ansteigen der Kollektor-Ermitter-Spannung von V₂ zum Sperren des Transistors V₃ führt.

Demgegenüber wirkt sich das Ansteigen der Kollektor-Ermitter-Spannung von V₂ durch die Reihenschaltung der Kollektor-Ermitter-Strecken von V₂ und V₄ direkt auf den Pegel des Signales CS aus, welches zum sicheren Sperren der Bildung des Signales CS aus dem Signal CS, noch vor der Trennung der Verbindung Ug-Us durch V₃, führt.

Die Widerstände R₁; R₃ und R₆ dienen der Basisstrombegrenzung der Transistoren V₂; V₃ und V₄ und die Widerstände R₂; R₅ dem sicheren Sperren der Transistoren V₂ und V₄. Mittels R₄ wird in Verbindung mit dem Transistor V₄ im stromführenden Zustand von V₂ durch Negation des Signales CS das Signal CS gebildet. Mit dem Widerstand R₄ werden des weiteren, bei direktem Anschluß des Signales CS an den CS-Eingang eines CMOS-RAM-Schaltkreises die Bedingungen einiger Hersteller von CMOS-RAM-Schaltkreisen erfüllt, nach denen U_cs ^ U_Cc und im Schlafzustand des CMOS-RAM-Schaltkreises Ue_s = U_cc zu gewährleisten ist.

Da beim Unterschreiten eines Mindestwertes der Betriebsspannung U_B alle Transistoren V₂; V₃; V₄ in beschriebener Weise in den stromlosen Zustand gelangen, ist in diesem Betriebsfall die Stromabnahme der erfindungsgemäßen Schaltungsanordnung und damit die Belastung der Pufferspannungsquelle U_P nur sehr gering (nur Leckstrom der gesperrten Transistoren).

Claims

1. Schaltungsanordnung zur Überwachung einer Betriebsspannung, insbesondere von CMOS-Speicherbausteinen, dadurch gekennzeichnet, daß ein Schwellwertschalter (R-i; R₂; V₁; V₂) beim Unterschreiten eines Mindestwertes der Betriebsspannung (U_B) ein Signal bildet, mit dem ein erster Transistorschalter (R₃; V₃) eine Trennung der Verbindung zwischen Betriebsspannungsquelle (U_B) und Stromversorgungsanschluß der Speicherbausteine (Us) realisiert und ein zweiter Transistorschalter (R₄; R₅; R₆; V₄) der als sperrbarer Negator arbeitet, die Bildung eines Signales zur Aktivierung der Speicherbausteine (CS) aus dem Signal (CS) verhindert.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Schwellwertschalter (R₁; R₂; V₁; V₂) einen Transistor (V₂) aufweist, dessen Schwellspannung durch eine Z-Diode (V₁) einstellbar ist.

3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der erste Transistorschalter (R₃; V₃) einen Transistor (V₃) aufweist, der vom Schwellwertschalter (R₁; R₂; V₁; V₂) gesteuert wird, in dem, seine Basis über den Widerstand (R₃), der eine Strombegrenzungsfunktion erfüllt, mit dem Kollektor des zum Schwellwertschalter gehörenden Transistor (V₂) verbunden ist.

4. Schaltungsanordnung nach den Ansprüchen 1,2 und 3, dadurch gekennzeichnet, daß der zweite Transistorschalter (R₄; R₅; R₆; V₄) einen Transistor (V₄) aufweist der vom Schwellwertschalter (R₁; R2; V₁; V₂) gesteuert wird, in dem, sein Ermitter mit dem Kollektor des zum Schwellwertschalter gehörenden Transistor (V₂) verbunden ist, und dessen Kollektor über einen Widerstand (R₄) mit dem Kollektor des zum ersten Transistorschalter (R₃; V₃) gehörenden Transistor (V₃) verbunden ist, so daß ein der Basis des Transistor (V₄) zugeführtes Signal (CS) nur im stromführenden Zustand von (V₂) negiert am Kollektor des Transistor (V₄) als Signal zur Aktivierung der Speicherbausteine (CS) bereitgestellt wird.