DD258924A3 - Schaltungsanordnung zur Anfangsnullung aller Ausgabekanäle einer programmierbaren Steuerung - Google Patents

Abstract

Schaltungsanordnung zur Anfangsnullung aller Ausgabekanaele einer programmierbaren Steuerung, wobei jeder Ausgabekanal ein Schieberegister mit zusaetzlichen parallelen Ein- und Ausgaengen enthaelt, die wahlweise ueber einen ersten Port mit Ausgangsleitungen bzw. ueber einen zweiten Port mit Reeingabeleitungen verbunden sind. Es ist ein Adresszaehler vorhanden, der von Taktimpulsen angesteuert zyklisch umlaeuft. Ziel ist die Fehlermoeglichkeit der Software-Nullung auszuschliessen. Alle Ausgabekanaele sollen unabhaengig von deren Adressierung gleichzeitig genullt werden. Es soll eine hardwaremaessige Nullung durch weitgehende Nutzung bereits vorhandener Schaltungskomponenten erreicht werden. Dazu ist die hoechste Zaehlstelle des Adresszaehlers auf ein Flipflop geschaltet, dessen Ausgang als Sperrsignalleitung mit jedem die Ausgangsleitungen dominierend sperrenden Eingang der ersten Ports aller Ausgabekanaele verbunden ist und jeweils an den Aufrufeingaengen fuer asynchrone Paralleleingabe aller Ports angeschlossen ist. Die parallelen Eingaenge der Schieberegister jedes Ausgabekanals liegen ueber die zweiten Ports und bekannte Basiswiderstaende an Nullpotential. Figur

Description

Es sind auch Sperrschaltungen in den Ausgabekanälen vorgesehen worden, die eine bestimmte ab dem Einschaltzeitpunkt laufende Verzögerungszeit die Signale zu den Ausgabeleitungen sperren, bis mit Sicherheit definierte Ausgangszustände in den Ausgabekanälen durch Nullung dieser hergestellt sind. Alle diese Zusatzmaßnahmen erfordern zusätzliche Schaltelemente, die wiederum zusätzlicher Funktionskontrolle bedürfen. Andererseits ist die keinen zusätzlichen Hardware-Schaltungsaufwand erfordernde Software-Nullung, insbesondere bei programmierbaren Steuerungen mit durch manueller Einstellung veränderbarer Adressierung nicht ausreichend, weil die für andere Bearbeitungsaufgaben vorgenommenen Adressenveränderungen Ursache für Adressierungsfehler sein können, die den Nichtauf ruf von Ausgabekanälen zur Folge haben, welche dadurch von der Software-Nullung ausgeschlossen werden.

Ziel der Erfindung

Ziel der Erfindung ist eine die Fehlermöglichkeit der Software-Nullung ausschließende gesicherte Nullung aller Ausgabekanäle mit geringstem zusätzlichen Schaltungsaufwand unter Vermeidung von Fehlansteuerungen der peripheren Stellglieder.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Anfangsnullung der Ausgabekanäle einer programmierbaren Steuerung zu schaffen, die alle Ausgabekanäle unabhängig von deren Adressierung gleichzeitig nullen soll, wobei diese Nullung als zusätzliche hardwaremäßige Nullung durch weitgehende Nutzung bereits in der Schaltung vorhandener Schaltungskomponenten.erreicht werden soll.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die höchste Zählstelle des Adreßzählers auf ein Flipflop geschaltet ist, dessen Ausgang als Sperrsignalleitung mit jedem die Ausgangsleitungen dominierend sperrenden Eingang der ersten Ports aller Ausgabekanäle verbunden ist und jeweils über ein Zwischenschaltglied an den Aufrufeingängen für asynchrone Paralleleingabe aller Ports angeschlossen ist. Dabei sind die Paralleleingänge der Schieberegister jedes Ausgabekanals über die zweiten Ports, die Datenleitungen und an sich bekannte Abschlußwiderstände der Reeingabeleitungen an Nulipotential geschaltet bzw. sind die Paralleleingänge der Schieberegister über die ersten Ports, die Ausgangsleitungen und an sich bekannte Basiswiderstände der Verstärker an Nullpotential geschaltet.

In einer nicht dargestellten Schaltungsausführung ist das Zwischenschaltglied ein Negator. In einer anderen vorzugsweisen Schaltungsausführung ist das Zwischenschaltglied ein Monoflop, dessen Rückflanke vor dem nächsten den Adreßzähler weiterschaltenden Taktimpuls liegt.

Ausführungsbeispiel

Das Schaltbild zeigt ein Ausführungsbeispiel der Erfindung. Eine programmierbare Steuerung enthält eine zentrale Verarbeitungseinheit mit einem Mikrorechner 1, der über einen Datenbus DE, eine Datenausgabeleitung DA und eine Datentaktleitung TD mit den Ein- bzw. Ausgabekanälen in Verbindung steht und außerdem eine Adressentaktleitung TA besitzt. Im Schaltbild ist nur ein Ausgabekanal 2 dargestellt.

Dem Mikrorechner 1 ist ein Adreßzähler 3 nachgeschaltet, dessen duale Ausgänge Adreßleitungen eines Adreßbus ADR sind, die mit den Ein- und Ausgabekanälen 2 verbunden sind. Dem Adreßzähler^ ist außerdem an dem Ausgang seiner höchsten Zählstufe ein Flipflop 4 nachgeschaltet, dessen Ausgang als Sperrsignaileitung SPERR auf die Ein- und Ausgabekanäle 2 geschaltet ist. Der Ausgang des Flipflops 4 ist außerdem an einem Monoflop 5 angeschlossen, dessen Ausgang als Aufrufeleitung mit allen Ausgabekanälen 2 in Verbindung steht und einen High-Impuls definierter Länge bildet. Jeder Ausgabekanal 2 enthält ein Acht-Bit-Schieberegister 6 sowie zur parallelen Ein- bzw. Ausgabe zum bzw. vom Schieberegister 6 zwei umschaltbare Ports 7; 8 mit Tristate-Verhalten. Der erste Port 7 ist über einen Verstärker 9 und Ausgangsleitungen A1 ... A8 mit der zu steuernden Maschine (Peripherie) verbunden. Der Verstärker 9 besteht aus für jede Ausgangsleitung A1 ... A8 zugehörigen Verstärkerstufen, von denen ein Transistor 10 und dessen gegen Nullpotential MP geschalteter Basiswiderstand 11 einer Verstärkerstufe eingezeichnet ist. Der zweite Port 8 mit seinen Datenleitungen B1... B 8 ist am Datenbus DE angeschlossen, von welchem jede Leitung über einen zugehörigen Absch Iu ßwiderständ 12 an Nu 11 potential MP liegt. Der Adreßbus ADR ist mit einem jeden Ein-und Ausgangskanal 2 zugeordneten Dekoder 13 verbunden, der ausgangsseitig über ein UND-Gatter 14 auf den Takteingang C des Schieberegisters 6 geschaltet ist. Der zweite Eingang des UND-Gatters 14 liegt an der Datentaktleitung TD, die an einem Ausgang des Mikrorechners 1 angeschlossen ist. Der Ausgang des Dekoders 13 liegt außerdem am Aufrufeingang A/B der Ports 7; 8, über den zwischen der Aktivierung des ersten Ports 7 oder des zweiten Ports 8 ausgewählt wird. Die Sperrsignalleitung SPERR ist jeweils auf einen dominierend sperrenden Eingang AE der ersten Ports 7 geschaltet. Der Ausgang des Monoflops 5 steht sowohl mit dem Eingang P/S zum Umschalten zwischen Parallel- und sbrienbetrieb als auch mit dem Eingang A/S zum Umschalten zwischen Asynchron- und Synchronbetrieb in Verbindung. Die Dfatenausgabeleitung DA, die an einem Ausgang des Mikrorechners 1 angeschlossen ist, ist jeweils mit dem Dateneingang DS jedes Ausgabekanals 2 verbunden.

Die\virkungsweise der erfindungsgemäßen Schaltung ist folgende:

Der Mikrorechner 1 steuert mit seinem Taktimpuls auf der Taktleitung TA den Adreßzähler 3 an, der als Ringzähler arbeitet und in fester Reihenfolge zyklisch Adreßsignale über den Adreßbus ADR an die Ein- und Ausgabekanäle 2 gibt. Wird von einem Dekoder 13 ein Adressenaufruf erkannt, schaltet die Ausgangsleitung des Dekoders 13 auf High-Potential, wodurch der Aufrufeingang A/B aktiviert wird. Hierdurch wird der zweite Port 8 als Ausgabeport in Richtung Datenbus DE durchgeschaltet und der erste Port 7 hochohmig, so daß der Inhalt des Schieberegisters 6 parallel über die Datenleitungen B1 ... B8 an dem Datenbus DE liegt.

Im nicht adressierten Zustand des Ausgabekanals 2 ist der zweite Port 8 abgeschaltet und der erste Port 7 als Ausgabeport geschaltet, vorausgesetzt, am dominierenden Sperreingang der Ausgabeleitungen liegt zusätzlich High-Signal. Mit Netzzuschaltung der programmierbaren Steuerung gibt der Mikroprozessor 1 Adressentakte über die Adressentaktleitung TA

aus, wodurch der Adreßzähler 3 von Null beginnend getaktet wird. Der Adreßzähler 3 gibt dadurch in fester Reihenfolge Adressen auf den Adreßbus ADR aus, welche von dem jeweiligen Dekoder 13 der einzelnen Ein- und Ausgabekanäle 2 erkannt werden. Vor Erreichen der letzten Adresse des ersten Zählzyklus des als Ringzähler arbeitenden Adreßzählers 3 bleibt das Flipflop 4 in seiner Ruhelage, so daß sein als Sperrsignal leitung SPERR auf alle dominierenden Sperreingänge AE geführter Ausgang alle Ausgangsleitungen A1 ...A8in den Ausgabekanälen 2 sperrt. U nabhäng ig da von ist die serielle Übernahme von Daten aus dem Mikrorechner 1 über den Dateneingang DS in das Schieberegister 6 gegeben, sofern ein Adressenaufruf vom Dekoder 13 anliegt und damit auch das UND-Gatter 14 die Datentaktleitung TD auf den Takteingang C des Schieberegisters 6 durchschaltet. Mit Erreichen der letzten Adresse im ersten Zählzyklus des Adreßzählers 3, d. h. der höchsten Zählstelle des Adreßzählers 3, kippt das Flipflop 4 in seine Ausnahmelage und hebt die Sperrung der Ausgangsleitungen A1 ... A8am ersten Port 7 der Ausgabekanäle 2 auf. Gleichzeitig spricht das Monoflop 5 an und schaltet die im Normalbetrieb serielle Arbeitsweise der Schieberegister 6 auf asynchronen parallelen Betrieb um. Das geschieht parallel auf allen Ausgabekanälen 2. Dadurch wird über die acht Datenleitungen B1 ... B8 in die Schieberegister 6 aller nicht adressierten Ausgabekanäle parallel'Nullpotential übernommen, das von den zugehörigen Abschlußwiderständen 12 der Leitungen des Datenbus DE über den zweiten Port 8 zugeleitet wird. Gleichzeitig wird in die Schieberegister 6 der adressierten Ausgabekanäle 2 über den jeweils ersten Port 7 von den Basiswiderständen 11 des Verstärkers 9 Nullpotential über die in Eingaberichtung geschalteten Ausgangsleitungen A1... A8 übernommen.

Diese sichere hardwaremäßige Nullung wird unabhängig von der möglicherweise erfolgten Falsch- oder Doppeladressierung an allen Ausgabekanälen parallel wirksam.

Anschließend fällt das Monoflop 5 ab und beendet den asynchronen Parallelaufruf der Ausgabekanäle 2. Der Ausgangszustand des Flipflops 4, mit dem der Sperrzustand über die Sperrleitung SPERR an den Sperreingängen AE aufgehoben wird, bleibt bis zur Außerbetriebsetzung der programmierbaren Steuerung (Trennung vom Netz) erhalten.

Die Rückflanke des Monoflops 5 liegt zeitlich vorder Impulsflanke des nächsten Taktimpulses des Mikrorechners 1, so daß mit Beginn des folgenden Zählzyklus die programmierte Steuerung im Normalbetrieb arbeitet.

Die jeweils acht Datentakte TD können das Schieberegister 6 über das UND-Gatter 14 und den Takteingang C durchtakten, so daß seriell acht Datenbits von der Datenleitung DA über den Dateneingang DS in das Schieberegister zur Zwischenspeicherung eingeschrieben werden. Anschließend ist die zentrale Verarbeitungseinheit auch in der Lage, die soeben ausgegebenen Daten über den Port 8, die Datenleitungen B1 ... B8 und den Datenbus DE zu Kontrollzwecken abzufragen (Reeingabe-Kontrolle). Das heißt für die Zeit der Reeingabe über den zweiten Port 8 sind die Ausgangsleitungen A1 ...A8 in Richtung zu steuernder Maschine durch den ersten Port 7 abgetrennt. Diese Zeit wird jedoch durch die Trägheit der Stellglieder überbrückt. Zusätzlich läßt die erfindungsgemäße hardwaremäßige Anfangsnullung nach dem Netzzuschalten bis zum Zeitpunkt des Ansprechens des Monoflops 5 in der letzten Zählstufe des Adreßzählers 3 die Software-Nullung in bekannter Weise zu, weil in dieser Zeit der serielle Aufruf der Ein-Ausgabekanäle 2 mit Ausnahme des letztadressierten Kanals erfolgen kann. In dieser Zeit sind durch das Sperrsignal die Ausgangsleitungen von Port 7 gesperrt. Im ersten Prüfdurchlauf des Adreßzählers 3 können dann vom Mikrorechner 1 serielle Daten an die Ausgabekanäle 2 gesendet werden. Diese Daten sind im Falle der Software-Nullung „Null". Es können auch bestimmte Prüfbitmuster übertragen werden, die zusammen mit einer Reeingabe-Kontrolle die Funktion der Schieberegister 6 sowie der Signalleitungen vor dem Start der logischen Verarbeitung testen. Da nach dem Prüfdurchlauf mit Prüfbitmuster bei Aufruf des letzten Kanals das Monoflop 5 aktiviert wird, werden alle mit Prüfbitmustern geladenen Kanäle genullt. Wird anstelle des Monoflops 5 ein Negator eingesetzt, werden über den gesamten Zeitraum, in dem das Sperrsignal „Null" ist, alle Kanäle, außer dem letztadressierten Kanal, über den zweiten Port 8 und der letzte Kanal " er den ersten Port 7 genullt.

Claims (3)

1. Schaltungsanordnung zur Anfangsnullung aller Ausgabekanäle einer programmierbaren Steuerung unmittelbar nach Netzzuschaltung, wobei jeder Ausgabekanal ein Schieberegister mit parallelen Ein-und Ausgängen enthält, die wahlweise über einen ersten Port mit Ausgangsleitungen bzw. über einen zweiten Port mit Reeingabeleitungen verbunden sind, unter Verwendung eines von Taktimpulsen ansteuerbaren zyklisch umlaufenden vor Netzzuschaltung rücksetzbaren Adreßzählers, insbesondere für Kleinsteuerungen, dadurch gekennzeichnet, daß die höchste Zählstelle des Adreßzählers (3) auf ein Flipflop (4) geschaltet ist, dessen Ausgang als Sperrsignalleitung (SPERR) mit jedem die Ausgangsleitungen (A1 .. A8) dominierend sperrenden Eingang (AE) der ersten Ports (7) aller Ausgabekanäle (2) verbunden ist und jeweils über ein Zwischenschaltglied an den Aufrufeingängen für asynchrone Paralleleingabe (A/S) aller Ports (7; 8) angeschlossen ist, wobei die parallelen Eingänge der Schieberegister (6) jedes Ausgabekanals (2) über die zweiten Ports (8), die Daten leitungen (B 1 ... B 8) und an sich bekannte Abschlußwiderstände (12) der Reeingabeleitungen an Nullpotential (MP) geschaltet sind bzw. über die ersten Ports (7), die Ausgangsleitungen (A1 ... A8) und an sich bekannte Basiswiderstände (11) der Verstärker (9) an Nullpotential (MP) geschaltet sind.

2. Schaltungsanordnung zur Anangsnullung nach Punkt 1, dadurch gekennzeichnet, daß das Zwischenschaltglied ein Negator ist.

3. Schaltungsanordnung zur Anfangsnullung nach Punkt 1, dadurch gekennzeichnet, daß das Zwischenschaltglied ein Monoflop (5) ist, dessen Rückflanke vor dem nächsten den Adreßzähler(3) weiterschaltenden Taktimpuls liegt.

Hierzu 1 Seite Zeichnung

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur Angangsnullung aller Ausgabekanäle einer programmierbaren Steuerung unmittelbar nach Netzzuschaltung, wobei jeder Ausgabekanal ein Schieberegister mit zusätzlichen parallelen Ein- und Ausgängen enthält, die wahlweise über einen ersten Port mit Ausgangsleitungen bzw. über einen zweiten Port mit Reeingabeleitungen verbunden sind. Außerdem findet ein AdreßzähIer Verwendung, der von Taktimpulsen ansteuerbar zyklisch umläuft und vor Netzzuschaltung rücksetzbar ist. Ein vorzugsweises Anwendungsgebiet der Erfindung sind programmierbare Kleinsteuerungen.

Charakteristik der bekannten technischen Lösungen

Beim Anschalten von programmierbaren Steuerungen an das Netz muß gewährleistet sein, daß die Ausgabeleitungen, welche mit der Peripherie in Verbindung stehen und dort die Stellglieder betätigen, einen definierten Ausgangszustand haben. Dies ist erforderlich, damit keine ungewollten bzw. verbotenen Stellfunktionen ausgeführt werden, die unter Umständen zu Havarien führen können. Aus diesem Grund müssen die Ausgänge für die Ruhelage der Stellglieder auf Nullpotential eingeschrieben werden. Das kann auf unterschiedliche Weise realisiert werden. Die übliche Nullung ist die Software-Nullung, d. h. die seriell durch Taktimpulse aufrufbaren Ausgabeleitungen in Verbindung mit der Adressierung des jeweiligen Ausgabekanals werden nacheinander auf den logischen Pegel „Null" geschaltet. Die Ausgabekanäie enthalten in der Regel hierfür Schieberegister, die von dem Taktimpuls der zentralen Verarbeitungseinheit weitergeschaltet werden. Bei Kleinsteuerungen, die mit geringstem Schaltungsaufwand aufgebaut sind, liegen besondere Bedingungen hinsichtlich Verfügbarkeit von Bauelementen, Anschlüssen und Leitungen vor. So sind beispielsweise die Ausgabe- und Eingabekanäle in fester vorbestimmter Reihenfolge adressiert, wobei die Adreßeinstellung für jeden Ein-Ausgabekanal aus Gründen der einfachen Anpaßbarkeit an den Anwendungsfalljy.f.T Hand an Einstellschaltern der Ein- bzw. Ausgabekarten-Baugruppen änderbar ist. Die Adressierung erfolgt ebenfalls durch den von der zentralen Verarbeitungseinheit abgegebenen Taktimpuls, der einen Adreßzähler taktweise weiterschaltet, dessen duale Ausgänge als Adreßsignalleitungen auf die Ein- bzw. Ausgabekanäle geschaltet sind. f"

Beim Zuschalten der programmierbaren Steuerung sind in den Ausgabekanälen keine definierten Zustände gegeben.-lo daß die Ausgabeleitungen beim Einschalten der Steuerung falsche Signale erhalten können. Deshalb sind beim Einschaltender Steuerung definierte Ausgangszustände in den Ausgabekanälen für die peripheren Stellglieder innerhalb der AnsffTrechzeit dieser herzustellen. Dazu werden mit dem Zuschalten der Netzspannung und der Ansteuerung der Schieberegister in den Ausgabekanälen innerhalb eines Steuerzyklus alle Ausgabekanäle seriell angesteuert und in diese definiertes Nullpotenjtal eingeschrieben. Voraussetzung für eine fehlerfreie Nullung aller Ausgabekanäle ist, daß keine falsche Adressierung vorliegt, durch welche Ausgabekanäle mit ihren gesamten Ausgabeleitungen von der Nullung ausgeschlossen wären. Da diese Software-Nullung auch hinsichtlich der Ansprechzeit der Stellglieder im Verhältnis zur Zykluszeit der Steuerung kritisch ist, hat man aus Sicherheitsgründen eine auf Hardware-Basis arbeitende Anfangsnullung vorgesehen. In der einfachsten Ausführungsform sind Rücksetzeingänge der Schieberegister aller Ausgabekanäle speziell für den Anschluß an eine Nullungsschaltung vorgesehen, welche bei Zuschaltung des Netzes über die Schieberegister die Ausgabekanäle nullt.