DD259699A1

DD259699A1 - Schaltungsanordnung zum erkennen des signalbytes des operationscodes von maschinenbefehlen

Info

Publication number: DD259699A1
Application number: DD30180487A
Authority: DD
Inventors: Ulrich Goehring; Ronald Urban
Original assignee: Teltov Geraete Regler
Priority date: 1987-04-14
Filing date: 1987-04-14
Publication date: 1988-08-31

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zum Erkennen des Signalbytes des Operationscodes von Maschinenbefehlen bei Anordnungen mit Mikroprozessoren, ohne dass die Philosophie existierender Prozessorsysteme veraendert wird. Erfindungsgemaess wird das dadurch erreicht, dass ein Speicher, dessen Datenausgaenge auf verschiedene Adressbereiche abgestimmt sind, eingangsseitig an seinen Adresseingaengen mit dem Datenbus beaufschlagt ist und der nichtnegierende Ausgang eines Flipflop mit dem Adresseingang A8 und ein Ruecksetzeingang mit dem Adresseingang A9 des Speichers verbunden ist. Der Takteingang des Flipflop und der Chip-Select-Eingang sind mit dem Befehlslesezyklus-Signal des Mikroprozessors verbunden. Gleichzeitig liegt das Speicherlesesignal des Mikroprozessors am RD-Eingang des Speichers. Der Datenausgang DAx des Speichers ist mit dem Informations-Eingang des Flipflops verbunden. Fig. 1

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zum Erkennen des Signalbytes des Operationscodes von Maschinenbefehlen bei Anordnungen mit Mikroprozessoren, wobei gewährleistet ist, daß auch bei Mehr-Byte-Befehlen nur das Signalbyte des Operationscodes nachfolgende Schaltungsteile aktiviert.

Charakteristik der bekannten technischen Lösungen

In den zu betrachtenden Rechnersystemen werden im allgemeinen die abzuarbeitenden Programmsysteme in Speicherstrukturen abgelegt. Dabei können sich die einzelnen Befehle für den Prozessor aus Ein-, Zwei- oder Mehr-Byte-Befehlen zusammensetzen, die im allgemeinen nacheinander durch den Prozessor aus dem Speicher gelesen und danach interpretiert und ausgeführt werden. Die so im Speicher des Prozessors abgelegten Befehle sind von anderen Speicherbereichen, in denen

z. B. Daten abgelegt sind, nicht zu unterscheiden, da jedes Byte eines Befehls aus gleichen Bitkombinationen bestehen kann, wie die Datenbytes. Erst wenn der Prozessor auf den Befehlsspeicher zugreift, werden diese Bytes als Bytes von Befehlen erkennbar.

Dabei ist für mehrere Anwendungen, wie z. B. Befehlswiederholung, Archivspeichersteuerung oder Break-Point-Erkennung notwendig, genau das 1. Byte- das Signalbyte des Operationscodes — eines Befehls zu identifizieren, um gegebenenfalls diesen Befehl zu wiederholen oder anderweitige Manipulationen zu treffen.

Ein Beispiel soll die Notwendigkeit der Erkennung des Signalbytes verdeutlichen:

Bei einem Prozessor vom Typ U380gibt es Ein-und Zwei-Byte-Befehle. Ein Exemplar davon kann folgendes Aussehen haben:

FD 21 OO 01 LD IY,0100

-«»»Operanden .*» 2. Byte

-•»1· Byte—m» Signalbyte

Dieser Befehl — LD IY, 0100 oder F 21 0001 — realisiert das Laden des Registers IY mit dem hexadezimalen Wert 100. Beide Bytes, das 1. Byte FD und das 2. Byte 21 werden durch den Prozessor als Operationscode signifiziert, wobei FD das Signalbyte dieses Maschinenbefehl ist. Wird dieser Befehl durch die hier besprochenen Lösungen oder den Prozessor auf Grund von sogenannten Maschinenfehlern falsch interpretiert und zwar so, daß das 2. Byte als Signalbyte gilt, ergibt sich ein völlig anderer, aber zulässiger Befehl:

Maschinencode Assemblercode

21 00 01 LD . HL,0100

Signalbyte

Dieser Befehl — LD HL, 0100 oder 210001 —realisiert nun das Laden des Registers HL mit dem hexadezimalen Wert 100. Eine Möglichkeit, das Signalbyte desOperationscodes zu erkennen, zeigt die DE 3211 256, in der mit Hilfe eines Zwischenspeichers, welcher aus zwei Registersätzen mit nachgeschalteten Befehlspuffer besteht und dem Prozessor zur Bereitstellung der Befehlsbyte dient, die Erkennung mindestens des zuletzt ausgeführten Befehls realisierbar wird. Bei auftretenden Maschinenfehlern wird der zuletzt ausgeführte Befehl in den Befehlspuffer zurückgeschrieben und nochmals ausgeführt. Diese Lösung realisiert zwar die Erkennung des Signalbytes, es lastet ihr aber folgender Nachteil an: Der Zwischenspeicher mit Registersätzen und Befehlspuffer ist in existierenden Prozessorstrukturen nicht oder nur schwer möglich anwendbar und dann auch nur mit einem hohen schaltungstechnischen Aufwand zu realisieren.

Ziel der Erfindung

Ziel derErfindung ist es, eine Schaltungsanordnung zu entwickeln, mit der es möglich ist, das I.Byte — das Signal byte des Operationscodes — eines Maschinenbefehls zu erkennen. Dabei soll der Bauelementeaufwand so gering wie möglich gehalten werden.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, eine schaltungstechnisch einfache Lösung zur Erkennung des Signalbytes des Operationscodes eines Maschinenbefehls zu finden, wobei sich diese Schaltungsanordnung an existierende Prozessorsysteme anpassen soll, ohne jedoch diese in ihrer Philosophie zu verändern

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein Speicher, dessen Inhalt sich so darstellt, daß

a) für einen ersten Adreßbereich für Ein-Byte-Befehle der Datenausgang DA_x und DA_y des Speichers den Zustand A und für Mehr-Byte-Befehle der Datenausgang DA_x des Speichers den Zustand A und der Datenausgang DA_y des Speichers den Zustand A und

b) für einen zweiten Adreßbereich für alle Mehr-Byte-Befehle der Datenausgang DA_x des Speichers den Zustand A und der Datenausgang DA_y des Speichers den Zustand A einnimmt,

eingangsseitig an seinen Adreßssierungen AO bis A7 mit dem Datenbus DBO bis DB 7 des Mikroprozessors beaufschlagt ist und der nichtnegierende Ausgang Q eines Flipflop mit dem Adreßeingang A8 und ein Rücksetzsignal mit dem Adreßeingang A9 des Speichers verbunden ist. Der Takteingang des Flipflop und derChip-Select-Eingang des Speichers sind mit dem Befehlslesezyklus-Signal des Mikroprozessors verbunden. Gleichzeitig liegt das Speicherlesesignal des Mikroprozessors am RD-Eingang des Speichers. Der Datenausgang DA_x des Speichers ist mit dem Informations-Eingang des Flipflop verbunden. Anschließend soll die erfindungsgemäße Schaltungsanordnung kurz in Funktion beschrieben werden.

Das Rücksetzsignal schaltet über den Adreßeingang A9 des Speichers die Schaltung so in den aktiven Zustand, daß dadurch zwei Adreßbereiche ausgewählt werden.

Durch die Belegung eines adressierten dritten Adreßbereiches wurde mit dem Zustand A des Datenai*sganges DA_y des Speichers das Ausgangssignal y passiv und der Zustand Ades Datenausganges DA_x des Speichers wird durch die getaktete Signalform vom Befehlslesezyklus-Signal am Takteingang des Flipflop am Adreßeingang A8 des Speichers so wirksam, daß er den ersten Adreßbereich auswählt. Erscheint jetzt ein Ein-Byte-Befehl auf dem Datenbus DB 0-7 des Mikroprozessorsystems, so wird die zugehörige Speicheradresse im ersten Adreßbereich des Speichers so ausgewählt, die den Datenausgang DA_x des Speichers in den Zustand A bringt. Damit wird für den nächsten Befehl der gleiche Adreßbereich über das Flipflop und den Adresseneingang A8 des Speichers ausgewählt. Da sich der Datenausgang DA_y, durch die Wahl des ersten Adressenbereiches, ebenfalls im Zustand A befindend, wird damit über das Signal y nachfolgenden Schaltungsteilen das Signalbyte vom Operatronscode des Maschinenbefehls signalisiert.

Würde durch das Anlegen des Datenbusses DBO-7 an den Adreßeingängen A0-A7 des Speichers eine Speicheradresse ausgewählt, die einen Zwei-Byte-Befehl repräsentiert, so wird sich der Datenausgang DA_y wie bei einem Ein-Byte-Befehl verhalten. Der Datenausgang DA_x des Speichers nimmt dagegen den Zustand Ä an und schaltet damit über das Flipflop und den Adreßeingang A8 des Speichers den zweiten Adreßbereich zu. Beim Lesen des zweiten Bytes vom Operationscode des Zwei-Byte-Befehls wird der Datenausgang DA_y in den Zustand Ä gebracht und so das Signal y inaktiv. Dabei wird der Datenausgang DA_x wieder in den Zustand A geschaltet und so über das Flipflop und den Adreßeingang A8 des Speichers wieder der erste Adreßbereich im Speicher ausgewählt. Damit ist die Schaltung für den nächsten Maschinenbefehl vorbereitet.

Ausführungsbeispiel

Anschließend soll die erfindungsgemäße Schaltungsanordnung an einem Ausführungsbeispiel näher erläutert werden. Dabei zeigen:

Figur 1: Blocksqhaltbild der erfindungsgemäßen Schaltungsanordnung

Figur 2: Ausführungsbeispiel für eine Schaltungsanordnung zum Erkennen des Signalbytes

Als verwendetes Rechnersystem soll hier der 8-Bit-ProzessorU880 aus dem Rechnersystem K1520 vom VEB Kombinat Robotron

dienen.

Der Speicher S, hier ein EPROM vom Typ 2708, hat, wie im Wesen der Erfindung beschrieben, folgenden Inhalt

(Zustand A Low-Potential, Zustand A High-Potential):

Adresse

0 12-3456 73

0000 7E 7Ξ 7E 7Ξ 7E 7E 7E 7E 7E 0010 7E „„„„„„

9 A BCDEF 7E 7E 7E 7E 7E 7E 7E

(1· Adrassbereich)

OOCO OQDO OO EO 00FO

7F

Il t» It * · Yl Tt IG

H «I 1« ' '

M 11 «· * *

ti Il «I - *\. * W I· M

W H *»

M ti Kt

FZ FE FE FE „„„

(2.· Adressbereich)

(3· Adressbereich)

»i al '"" C

Zvvei-Byte-Befehle öind bei diesem Prozessortyp die Befehle "

CB. ED.. .DD* FD,,

Das Rücksetzsignal ist hier High-aktiv und es schaltet so den Adreßbereich ^0200 — 03FF Hex) des Speichers S zu. Dadurch nehmen, bei aktiven Befehlslesezyklus-Signal BZ und Speicherlese-Signal RD^die Datenausgänge DA_x Low-Potential und DA_y High-Potentia]_an. Mit jeder Low-High-Flanke vom Befehlslesezyklus-Signal BZ, das durch die OR-Verknüpfung des Mi-Signals mit dem MREQ-Signal erzeugt wird, wird die Datenausgangsinformation DA_x an den Adreßeingang AB des Speichers S gelegt. Damit kann über Low-Potential des Rücksetzsignals R die Schaltung in den aktiven Zustand übergehen. Dieser aktive Zustand soll an Hand von einem Ein- und einem Zwei-Byte-Befehl aus dem Befehlssatz des Prozessortyps U880 erläutert werden: a) Ein-Byte-Befehl

Maschinencode

Assemblercode

1. Byte

LD Ly33

Signalbyte

Der Operationscode 2 E Hex (= Signalbyte) des Befehls LD L, 33 würde die Adresse 02 E Hex im Speicher S adressieren, die im ersten Adreßbereich (000... 0 FF Hex) liegt, und damit den Datenausgang DA_x und DA_y auf Low-Potential ziehen. Über das Signal DA_x — Low-Potential — wäre die Schaltung für den nächsten Befehlslesezyklus so vorbereitet, daß sie wieder ein Signalbyte erwartet. Mit DA_y = Low-Potential können nachfolgende Schaltungsteile aktiviert werden.

b) Zwei-Byte-Befehl

Maschinencode Asse mblercode

SBC HL,DE

Signalbyte

Das I.Byte des Operationscodes ED (= Signalbyte) des Befehls SBC HL, DE adressiert die Adresse OED Hex im ersten Ausführungsbeispiel (000 — OFF Hex) des Speichers S. Damit wird über DA_x = High-Potential eine Adreßumschaltung auf den zweiten Ädreßbereich (100 — 1 FF Hex) realisiert und gleichzeitig über DA_V = Low-Potential das Signal Y auf Low-Potential gezogen und die entsprechenden nachgeschalteten Strukturen aktiviert. Das 2. Byte des Operationscodes 62 Hex des Befehls SBC HL, DE adressiert nun die Speicherstelle 162 Hex im Speicher S. Da diese im FE Hex belegt ist, wird die Schaltung in den Grundzustand gebracht (waren auf Signalbyte) und nachfolgende Schaltungen nicht aktiviert.

Claims

1. Schaltungsanordnung zum Erkennen des Signalbytes des Operationscodes von Maschinenfehlern bei Anordnungen mit Mikroprozessoren, dadurch gekennzeichnet, daß ein Speicher (S), dessen Datenausgänge DA_x und DA_y auf verschiedene Adreßbereiche abgestimmt sind, eingangsseitig an seinen Adreßeingängen AO bis A7 mit dem Datenbus DBO bis DB7 des Mikroprozessors beaufschlagt ist, der nichtnegierende Ausgang Q eines Flipflop (FF) mit dem Adreßeingang A8 und ein Rücksetzsignal (R) mit dem Adreßeingang A9 verbunden ist, wobei der Takteingang (T) des Flipflop (FF) und der Chip-Select-Eingang (CS) des Speichers (S) mit dem Befehlslesezyklus-Signal (BZ) des Mikroprozessors verbunden ist und das Speicherlesesignal (RD) des Mikroprozessors am RD-Eingang des Speichers (S) liegt und außerdem der Datenausgang DA_x des Speichers (S) mit dem Informationseingang D des Flipflop (FF) verbunden ist.

2. Schaltungsanordnung zum Erkennen des Signalbytes des Operationscodes von Maschinenbefehlen nach Anspruch 1, dadurch gekennzeichnet, daß sich der Inhalt des Speichers (S) so darstellt, daß für einen ersten Adreßbereich für Ein-Byte-Befehle der Datenausgang DA_x und DAy des Speichers den Zustand A und für Mehr-Byte-Befehle der Datenausgang DA_x des Speichers (S) den Zustand A und der Datenausgang DA_y den Zustand A und für einen zweiten Adreßbereich für alle Mehr-Byte-Befehle der Datenausgang DA_x den Zustand A und der Datenausgang DA_y den Zustand A einnimmt.